|
| #define | DRM_NOUVEAU_EVENT_NVIF 0x80000000 |
| |
| #define | NOUVEAU_GETPARAM_PCI_VENDOR 3 |
| |
| #define | NOUVEAU_GETPARAM_PCI_DEVICE 4 |
| |
| #define | NOUVEAU_GETPARAM_BUS_TYPE 5 |
| |
| #define | NOUVEAU_GETPARAM_FB_SIZE 8 |
| |
| #define | NOUVEAU_GETPARAM_AGP_SIZE 9 |
| |
| #define | NOUVEAU_GETPARAM_CHIPSET_ID 11 |
| |
| #define | NOUVEAU_GETPARAM_VM_VRAM_BASE 12 |
| |
| #define | NOUVEAU_GETPARAM_GRAPH_UNITS 13 |
| |
| #define | NOUVEAU_GETPARAM_PTIMER_TIME 14 |
| |
| #define | NOUVEAU_GETPARAM_HAS_BO_USAGE 15 |
| |
| #define | NOUVEAU_GETPARAM_HAS_PAGEFLIP 16 |
| |
| #define | NOUVEAU_GETPARAM_EXEC_PUSH_MAX 17 |
| |
| #define | NOUVEAU_GETPARAM_VRAM_BAR_SIZE 18 |
| |
| #define | NOUVEAU_GETPARAM_VRAM_USED 19 |
| |
| #define | NOUVEAU_GETPARAM_HAS_VMA_TILEMODE 20 |
| |
| #define | NOUVEAU_FIFO_ENGINE_GR 0x01 |
| |
| #define | NOUVEAU_FIFO_ENGINE_VP 0x02 |
| |
| #define | NOUVEAU_FIFO_ENGINE_PPP 0x04 |
| |
| #define | NOUVEAU_FIFO_ENGINE_BSP 0x08 |
| |
| #define | NOUVEAU_FIFO_ENGINE_CE 0x30 |
| |
| #define | NOUVEAU_GEM_DOMAIN_CPU (1 << 0) |
| |
| #define | NOUVEAU_GEM_DOMAIN_VRAM (1 << 1) |
| |
| #define | NOUVEAU_GEM_DOMAIN_GART (1 << 2) |
| |
| #define | NOUVEAU_GEM_DOMAIN_MAPPABLE (1 << 3) |
| |
| #define | NOUVEAU_GEM_DOMAIN_COHERENT (1 << 4) |
| |
| #define | NOUVEAU_GEM_DOMAIN_NO_SHARE (1 << 5) |
| |
| #define | NOUVEAU_GEM_TILE_COMP 0x00030000 /* nv50-only */ |
| |
| #define | NOUVEAU_GEM_TILE_LAYOUT_MASK 0x0000ff00 |
| |
| #define | NOUVEAU_GEM_TILE_16BPP 0x00000001 |
| |
| #define | NOUVEAU_GEM_TILE_32BPP 0x00000002 |
| |
| #define | NOUVEAU_GEM_TILE_ZETA 0x00000004 |
| |
| #define | NOUVEAU_GEM_TILE_NONCONTIG 0x00000008 |
| |
| #define | NOUVEAU_GEM_MAX_BUFFERS 1024 |
| |
| #define | NOUVEAU_GEM_RELOC_LOW (1 << 0) |
| |
| #define | NOUVEAU_GEM_RELOC_HIGH (1 << 1) |
| |
| #define | NOUVEAU_GEM_RELOC_OR (1 << 2) |
| |
| #define | NOUVEAU_GEM_MAX_RELOCS 1024 |
| |
| #define | NOUVEAU_GEM_MAX_PUSH 512 |
| |
| #define | NOUVEAU_GEM_PUSHBUF_NO_PREFETCH (1 << 23) |
| |
| #define | NOUVEAU_GEM_PUSHBUF_SYNC (1ULL << 0) |
| |
| #define | NOUVEAU_GEM_CPU_PREP_NOWAIT 0x00000001 |
| |
| #define | NOUVEAU_GEM_CPU_PREP_WRITE 0x00000004 |
| |
| #define | DRM_NOUVEAU_SYNC_SYNCOBJ 0x0 |
| |
| #define | DRM_NOUVEAU_SYNC_TIMELINE_SYNCOBJ 0x1 |
| |
| #define | DRM_NOUVEAU_SYNC_TYPE_MASK 0xf |
| |
| #define | DRM_NOUVEAU_VM_BIND_OP_MAP 0x0 |
| |
| #define | DRM_NOUVEAU_VM_BIND_OP_UNMAP 0x1 |
| |
| #define | DRM_NOUVEAU_VM_BIND_SPARSE (1 << 8) |
| |
| #define | DRM_NOUVEAU_VM_BIND_RUN_ASYNC 0x1 |
| |
| #define | DRM_NOUVEAU_EXEC_PUSH_NO_PREFETCH 0x1 |
| |
| #define | DRM_NOUVEAU_GETPARAM 0x00 |
| |
| #define | DRM_NOUVEAU_SETPARAM 0x01 /* deprecated */ |
| |
| #define | DRM_NOUVEAU_CHANNEL_ALLOC 0x02 |
| |
| #define | DRM_NOUVEAU_CHANNEL_FREE 0x03 |
| |
| #define | DRM_NOUVEAU_GROBJ_ALLOC 0x04 /* deprecated */ |
| |
| #define | DRM_NOUVEAU_NOTIFIEROBJ_ALLOC 0x05 /* deprecated */ |
| |
| #define | DRM_NOUVEAU_GPUOBJ_FREE 0x06 /* deprecated */ |
| |
| #define | DRM_NOUVEAU_NVIF 0x07 |
| |
| #define | DRM_NOUVEAU_SVM_INIT 0x08 |
| |
| #define | DRM_NOUVEAU_SVM_BIND 0x09 |
| |
| #define | DRM_NOUVEAU_VM_INIT 0x10 |
| |
| #define | DRM_NOUVEAU_VM_BIND 0x11 |
| |
| #define | DRM_NOUVEAU_EXEC 0x12 |
| |
| #define | DRM_NOUVEAU_GET_ZCULL_INFO 0x13 |
| |
| #define | DRM_NOUVEAU_GEM_NEW 0x40 |
| |
| #define | DRM_NOUVEAU_GEM_PUSHBUF 0x41 |
| |
| #define | DRM_NOUVEAU_GEM_CPU_PREP 0x42 |
| |
| #define | DRM_NOUVEAU_GEM_CPU_FINI 0x43 |
| |
| #define | DRM_NOUVEAU_GEM_INFO 0x44 |
| |
| #define | NOUVEAU_SVM_BIND_COMMAND_SHIFT 0 |
| |
| #define | NOUVEAU_SVM_BIND_COMMAND_BITS 8 |
| |
| #define | NOUVEAU_SVM_BIND_COMMAND_MASK ((1 << 8) - 1) |
| |
| #define | NOUVEAU_SVM_BIND_PRIORITY_SHIFT 8 |
| |
| #define | NOUVEAU_SVM_BIND_PRIORITY_BITS 8 |
| |
| #define | NOUVEAU_SVM_BIND_PRIORITY_MASK ((1 << 8) - 1) |
| |
| #define | NOUVEAU_SVM_BIND_TARGET_SHIFT 16 |
| |
| #define | NOUVEAU_SVM_BIND_TARGET_BITS 32 |
| |
| #define | NOUVEAU_SVM_BIND_TARGET_MASK 0xffffffff |
| |
| #define | NOUVEAU_SVM_BIND_VALID_BITS 48 |
| |
| #define | NOUVEAU_SVM_BIND_VALID_MASK ((1ULL << NOUVEAU_SVM_BIND_VALID_BITS) - 1) |
| |
| #define | NOUVEAU_SVM_BIND_COMMAND__MIGRATE 0 |
| |
| #define | NOUVEAU_SVM_BIND_TARGET__GPU_VRAM (1UL << 31) |
| |
| #define | DRM_IOCTL_NOUVEAU_GETPARAM DRM_IOWR(DRM_COMMAND_BASE + DRM_NOUVEAU_GETPARAM, struct drm_nouveau_getparam) |
| |
| #define | DRM_IOCTL_NOUVEAU_CHANNEL_ALLOC DRM_IOWR(DRM_COMMAND_BASE + DRM_NOUVEAU_CHANNEL_ALLOC, struct drm_nouveau_channel_alloc) |
| |
| #define | DRM_IOCTL_NOUVEAU_CHANNEL_FREE DRM_IOW (DRM_COMMAND_BASE + DRM_NOUVEAU_CHANNEL_FREE, struct drm_nouveau_channel_free) |
| |
| #define | DRM_IOCTL_NOUVEAU_SVM_INIT DRM_IOWR(DRM_COMMAND_BASE + DRM_NOUVEAU_SVM_INIT, struct drm_nouveau_svm_init) |
| |
| #define | DRM_IOCTL_NOUVEAU_SVM_BIND DRM_IOWR(DRM_COMMAND_BASE + DRM_NOUVEAU_SVM_BIND, struct drm_nouveau_svm_bind) |
| |
| #define | DRM_IOCTL_NOUVEAU_GEM_NEW DRM_IOWR(DRM_COMMAND_BASE + DRM_NOUVEAU_GEM_NEW, struct drm_nouveau_gem_new) |
| |
| #define | DRM_IOCTL_NOUVEAU_GEM_PUSHBUF DRM_IOWR(DRM_COMMAND_BASE + DRM_NOUVEAU_GEM_PUSHBUF, struct drm_nouveau_gem_pushbuf) |
| |
| #define | DRM_IOCTL_NOUVEAU_GEM_CPU_PREP DRM_IOW (DRM_COMMAND_BASE + DRM_NOUVEAU_GEM_CPU_PREP, struct drm_nouveau_gem_cpu_prep) |
| |
| #define | DRM_IOCTL_NOUVEAU_GEM_CPU_FINI DRM_IOW (DRM_COMMAND_BASE + DRM_NOUVEAU_GEM_CPU_FINI, struct drm_nouveau_gem_cpu_fini) |
| |
| #define | DRM_IOCTL_NOUVEAU_GEM_INFO DRM_IOWR(DRM_COMMAND_BASE + DRM_NOUVEAU_GEM_INFO, struct drm_nouveau_gem_info) |
| |
| #define | DRM_IOCTL_NOUVEAU_VM_INIT DRM_IOWR(DRM_COMMAND_BASE + DRM_NOUVEAU_VM_INIT, struct drm_nouveau_vm_init) |
| |
| #define | DRM_IOCTL_NOUVEAU_VM_BIND DRM_IOWR(DRM_COMMAND_BASE + DRM_NOUVEAU_VM_BIND, struct drm_nouveau_vm_bind) |
| |
| #define | DRM_IOCTL_NOUVEAU_EXEC DRM_IOWR(DRM_COMMAND_BASE + DRM_NOUVEAU_EXEC, struct drm_nouveau_exec) |
| |
| #define | DRM_IOCTL_NOUVEAU_GET_ZCULL_INFO DRM_IOR (DRM_COMMAND_BASE + DRM_NOUVEAU_GET_ZCULL_INFO, struct drm_nouveau_get_zcull_info) |
| |