XenevaOS
Loading...
Searching...
No Matches
Classes | Macros
dwc2_reg.h File Reference
#include <stdint.h>
Include dependency graph for dwc2_reg.h:
This graph shows which files directly or indirectly include this file:

Go to the source code of this file.

Classes

struct  dwc2_hc_regs
 
struct  dwc2_host_regs
 
struct  dwc2_core_regs
 

Macros

#define DWC2_GOTGCTL_SESREQSCS   (1ULL << 0)
 
#define DWC2_GOTGCTL_SESREQSCS_OFFSET   0UL
 
#define DWC2_GOTGCTL_SESREQ   (1ULL << 1)
 
#define DWC2_GOTGCTL_SESREQ_OFFSET   1UL
 
#define DWC2_GOTGCTL_HSTNEGSCS   (1ULL << 8)
 
#define DWC2_GOTGCTL_HSTNEGSCS_OFFSET   8UL
 
#define DWC2_GOTGCTL_HNPREQ   (1ULL << 9)
 
#define DWC2_GOTGCTL_HNPREQ_OFFSET   9ULL
 
#define DWC2_GOTGCTL_HSTSETHNPEN   (1ULL << 10)
 
#define DWC2_GOTGCTL_HSTSETHNPEN_OFFSET   10ULL
 
#define DWC2_GOTGCTL_DEVHNPEN   (1ULL << 11)
 
#define DWC2_GOTGCTL_DEVHNPEN_OFFSET   11ULL
 
#define DWC2_GOTGCTL_CONIDSTS   (1ULL << 16)
 
#define DWC2_GOTGCTL_CONIDSTS_OFFSET   16ULL
 
#define DWC2_GOTGCTL_DBNCTIME   (1ULL << 17)
 
#define DWC2_GOTGCTL_DBNCTIME_OFFSET   17ULL
 
#define DWC2_GOTGCTL_ASESVLD   (1ULL << 18)
 
#define DWC2_GOTGCTL_ASESVLD_OFFSET   18ULL
 
#define DWC2_GOTGCTL_BSESVLD   (1ULL << 19)
 
#define DWC2_GOTGCTL_BSESVLD_OFFSET   19ULL
 
#define DWC2_GOTGCTL_OTGVER   (1ULL << 20)
 
#define DWC2_GOTGCTL_OTGVER_OFFSET   20ULL
 
#define DWC2_GOTGINT_SESENDDET   (1ULL << 2)
 
#define DWC2_GOTGINT_SESENDDET_OFFSET   2ULL
 
#define DWC2_GOTGINT_SESREQSUCSTSCHNG   (1ULL << 8)
 
#define DWC2_GOTGINT_SESREQSUCSTSCHNG_OFFSET   8ULL
 
#define DWC2_GOTGINT_HSTNEGSUCSTSCHNG   (1ULL << 9)
 
#define DWC2_GOTGINT_HSTNEGSUCSTSCHNG_OFFSET   9ULL
 
#define DWC2_GOTGINT_RESERVER10_16_MASK   (0x7F << 10)
 
#define DWC2_GOTGINT_RESERVER10_16_OFFSET   10ULL
 
#define DWC2_GOTGINT_HSTNEGDET   (1ULL << 17)
 
#define DWC2_GOTGINT_HSTNEGDET_OFFSET   17ULL
 
#define DWC2_GOTGINT_ADEVTOUTCHNG   (1ULL << 18)
 
#define DWC2_GOTGINT_ADEVTOUTCHNG_OFFSET   18ULL
 
#define DWC2_GOTGINT_DEBDONE   (1ULL << 19)
 
#define DWC2_GOTGINT_DEBDONE_OFFSET   19ULL
 
#define DWC2_GAHBCFG_GLBLINTRMSK   (1ULL << 0)
 
#define DWC2_GAHBCFG_GLBLINTRMSK_OFFSET   0ULL
 
#define DWC2_GAHBCFG_HBURSTLEN_SINGLE   (0ULL << 1)
 
#define DWC2_GAHBCFG_HBURSTLEN_INCR   (1ULL << 1)
 
#define DWC2_GAHBCFG_HBURSTLEN_INCR4   (3ULL << 1)
 
#define DWC2_GAHBCFG_HBURSTLEN_INCR8   (5ULL << 1)
 
#define DWC2_GAHBCFG_HBURSTLEN_INCR16   (7ULL << 1)
 
#define DWC2_GAHBCFG_HBURSTLEN_MASK   (0xF << 1)
 
#define DWC2_GAHBCFG_HBURSTLEN_OFFSET   1ULL
 
#define DWC2_GAHBCFG_DMAENABLE   (1ULL << 5)
 
#define DWC2_GAHBCFG_DMAENABLE_OFFSET   5ULL
 
#define DWC2_GAHBCFG_NPTXFEMPLVL_TXFEMPLVL   (1ULL << 7)
 
#define DWC2_GAHBCFG_NPTXFEMPLVL_TXFEMPLVL_OFFSET   7ULL
 
#define DWC2_GAHBCFG_PTXFEMPLVL   (1ULL << 8)
 
#define DWC2_GAHBCFG_PTXFEMPLVL_OFFSET   8ULL
 
#define DWC2_GUSBCFG_TOUTCAL_MASK   (0x7 << 0)
 
#define DWC2_GUSBCFG_TOUTCAL_OFFSET   0ULL
 
#define DWC2_GUSBCFG_PHYIF   (1ULL << 3)
 
#define DWC2_GUSBCFG_PHYIF_OFFSET   3ULL
 
#define DWC2_GUSBCFG_ULPI_UTMI_SEL   (1ULL << 4)
 
#define DWC2_GUSBCFG_ULPI_UTMI_SEL_OFFSET   4ULL
 
#define DWC2_GUSBCFG_FSINTF   (1ULL << 5)
 
#define DWC2_GUSBCFG_FSINTF_OFFSET   5ULL
 
#define DWC2_GUSBCFG_PHYSEL   (1ULL << 6)
 
#define DWC2_GUSBCFG_PHYSEL_OFFSET   6ULL
 
#define DWC2_GUSBCFG_DDRSEL   (1ULL << 7)
 
#define DWC2_GUSBCFG_DDRSEL_OFFSET   7ULL
 
#define DWC2_GUSBCFG_SRPCAP   (1ULL << 8)
 
#define DWC2_GUSBCFG_SRPCAP_OFFSET   8ULL
 
#define DWC2_GUSBCFG_HNPCAP   (1ULL << 9)
 
#define DWC2_GUSBCFG_HNPCAP_OFFSET   9ULL
 
#define DWC2_GUSBCFG_USBTRDTIM_MASK   (0xF << 10)
 
#define DWC2_GUSBCFG_USBTRDTIM_OFFSET   10ULL
 
#define DWC2_GUSBCFG_NPTXFRWNDEN   (1ULL << 14)
 
#define DWC2_GUSBCFG_NPTXFRWNDEN_OFFSET   14ULL
 
#define DWC2_GUSBCFG_PHYLPWRCLKSEL   (1ULL << 15)
 
#define DWC2_GUSBCFG_PHYLPWRCLKSEL_OFFSET   15ULL
 
#define DWC2_GUSBCFG_OTGUTMIFSSEL   (1ULL << 16)
 
#define DWC2_GUSBCFG_OTGUTMIFSSEL_OFFSET   16ULL
 
#define DWC2_GUSBCFG_ULPI_FSLS   (1ULL << 17)
 
#define DWC2_GUSBCFG_ULPI_FSLS_OFFSET   17ULL
 
#define DWC2_GUSBCFG_ULPI_AUTO_RES   (1ULL << 18)
 
#define DWC2_GUSBCFG_ULPI_AUTO_RES_OFFSET   18ULL
 
#define DWC2_GUSBCFG_ULPI_CLK_SUS_M   (1ULL << 19)
 
#define DWC2_GUSBCFG_ULPI_CLK_SUS_M_OFFSET   19ULL
 
#define DWC2_GUSBCFG_ULPI_EXT_VBUS_DRV   (1ULL << 20)
 
#define DWC2_GUSBCFG_ULPI_EXT_VBUS_DRV_OFFSET   20ULL
 
#define DWC2_GUSBCFG_ULPI_INT_VBUS_INDICATOR   (1ULL << 21)
 
#define DWC2_GUSBCFG_ULPI_INT_VBUS_INDICATOR_OFFSET   21ULL
 
#define DWC2_GUSBCFG_TERM_SEL_DL_PULSE   (1ULL << 22)
 
#define DWC2_GUSBCFG_TERM_SEL_DL_PULSE_OFFSET   22ULL
 
#define DWC2_GUSBCFG_INDICATOR_PASSTHROUGH   (1ULL << 24)
 
#define DWC2_GUSBCFG_INDICATOR_PASSTHROUGH_OFFSET   24ULL
 
#define DWC2_GUSBCFG_IC_USB_CAP   (1ULL << 26)
 
#define DWC2_GUSBCFG_IC_USB_CAP_OFFSET   26ULL
 
#define DWC2_GUSBCFG_IC_TRAFFIC_PULL_REMOVE   (1ULL << 27)
 
#define DWC2_GUSBCFG_IC_TRAFFIC_PULL_REMOVE_OFFSET   27ULL
 
#define DWC2_GUSBCFG_TX_END_DELAY   (1ULL << 28)
 
#define DWC2_GUSBCFG_TX_END_DELAY_OFFSET   28ULL
 
#define DWC2_GUSBCFG_FORCEHOSTMODE   (1ULL << 29)
 
#define DWC2_GUSBCFG_FORCEHOSTMODE_OFFSET   29ULL
 
#define DWC2_GUSBCFG_FORCEDEVMODE   (1ULL << 30)
 
#define DWC2_GUSBCFG_FORCEDEVMODE_OFFSET   30ULL
 
#define DWC2_GLPMCTL_LPM_CAP_EN   (1ULL << 0)
 
#define DWC2_GLPMCTL_LPM_CAP_EN_OFFSET   0ULL
 
#define DWC2_GLPMCTL_APPL_RESP   (1ULL << 1)
 
#define DWC2_GLPMCTL_APPL_RESP_OFFSET   1ULL
 
#define DWC2_GLPMCTL_HIRD_MASK   (0xF << 2)
 
#define DWC2_GLPMCTL_HIRD_OFFSET   2ULL
 
#define DWC2_GLPMCTL_REM_WKUP_EN   (1ULL << 6)
 
#define DWC2_GLPMCTL_REM_WKUP_EN_OFFSET   6ULL
 
#define DWC2_GLPMCTL_EN_UTMI_SLEEP   (1ULL << 7)
 
#define DWC2_GLPMCTL_EN_UTMI_SLEEP_OFFSET   7ULL
 
#define DWC2_GLPMCTL_HIRD_THRES_MASK   (0x1F << 8)
 
#define DWC2_GLPMCTL_HIRD_THRES_OFFSET   8ULL
 
#define DWC2_GLPMCTL_LPM_RESP_MASK   (0x3 << 13)
 
#define DWC2_GLPMCTL_LPM_RESP_OFFSET   13ULL
 
#define DWC2_GLPMCTL_PRT_SLEEP_STS   (1ULL << 15)
 
#define DWC2_GLPMCTL_PRT_SLEEP_STS_OFFSET   15ULL
 
#define DWC2_GLPMCTL_SLEEP_STATE_RESUMEOK   (1ULL << 16)
 
#define DWC2_GLPMCTL_SLEEP_STATE_RESUMEOK_OFFSET   16ULL
 
#define DWC2_GLPMCTL_LPM_CHAN_INDEX_MASK   (0xF << 17)
 
#define DWC2_GLPMCTL_LPM_CHAN_INDEX_OFFSET   17ULL
 
#define DWC2_GLPMCTL_RETRY_COUNT_MASK   (0x7 << 21)
 
#define DWC2_GLPMCTL_RETRY_COUNT_OFFSET   21ULL
 
#define DWC2_GLPMCTL_SEND_LPM   (1ULL << 24)
 
#define DWC2_GLPMCTL_SEND_LPM_OFFSET   24ULL
 
#define DWC2_GLPMCTL_RETRY_COUNT_STS_MASK   (0x7 << 25)
 
#define DWC2_GLPMCTL_RETRY_COUNT_STS_OFFSET   25ULL
 
#define DWC2_GLPMCTL_HSIC_CONNECT   (1ULL << 30)
 
#define DWC2_GLPMCTL_HSIC_CONNECT_OFFSET   30ULL
 
#define DWC2_GLPMCTL_INV_SEL_HSIC   (1ULL << 31)
 
#define DWC2_GLPMCTL_INV_SEL_HSIC_OFFSET   31ULL
 
#define DWC2_GRSTCTL_CSFTRST   (1ULL << 0)
 
#define DWC2_GRSTCTL_CSFTRST_OFFSET   0ULL
 
#define DWC2_GRSTCTL_HSFTRST   (1ULL << 1)
 
#define DWC2_GRSTCTL_HSFTRST_OFFSET   1ULL
 
#define DWC2_GRSTCTL_HSTFRM   (1ULL << 2)
 
#define DWC2_GRSTCTL_HSTFRM_OFFSET   2ULL
 
#define DWC2_GRSTCTL_INTKNQFLSH   (1ULL << 3)
 
#define DWC2_GRSTCTL_INTKNQFLSH_OFFSET   3ULL
 
#define DWC2_GRSTCTL_RXFFLSH   (1ULL << 4)
 
#define DWC2_GRSTCTL_RXFFLSH_OFFSET   4ULL
 
#define DWC2_GRSTCTL_TXFFLSH   (1ULL << 5)
 
#define DWC2_GRSTCTL_TXFFLSH_OFFSET   5ULL
 
#define DWC2_GRSTCTL_TXFNUM_MASK   (0x1F << 6)
 
#define DWC2_GRSTCTL_TXFNUM_OFFSET   6ULL
 
#define DWC2_GRSTCTL_DMAREQ   (1ULL << 30)
 
#define DWC2_GRSTCTL_DMAREQ_OFFSET   30ULL
 
#define DWC2_GRSTCTL_AHBIDLE   (1ULL << 31)
 
#define DWC2_GRSTCTL_AHBIDLE_OFFSET   31ULL
 
#define DWC2_GINTMSK_MODEMISMATCH   (1ULL << 1)
 
#define DWC2_GINTMSK_MODEMISMATCH_OFFSET   1ULL
 
#define DWC2_GINTMSK_OTGINTR   (1ULL << 2)
 
#define DWC2_GINTMSK_OTGINTR_OFFSET   2ULL
 
#define DWC2_GINTMSK_SOFINTR   (1ULL << 3)
 
#define DWC2_GINTMSK_SOFINTR_OFFSET   3ULL
 
#define DWC2_GINTMSK_RXSTSQLVL   (1ULL << 4)
 
#define DWC2_GINTMSK_RXSTSQLVL_OFFSET   4ULL
 
#define DWC2_GINTMSK_NPTXFEMPTY   (1ULL << 5)
 
#define DWC2_GINTMSK_NPTXFEMPTY_OFFSET   5ULL
 
#define DWC2_GINTMSK_GINNAKEFF   (1ULL << 6)
 
#define DWC2_GINTMSK_GINNAKEFF_OFFSET   6ULL
 
#define DWC2_GINTMSK_GOUTNAKEFF   (1ULL << 7)
 
#define DWC2_GINTMSK_GOUTNAKEFF_OFFSET   7ULL
 
#define DWC2_GINTMSK_I2CINTR   (1ULL << 9)
 
#define DWC2_GINTMSK_I2CINTR_OFFSET   9ULL
 
#define DWC2_GINTMSK_ERLYSUSPEND   (1ULL << 10)
 
#define DWC2_GINTMSK_ERLYSUSPEND_OFFSET   10ULL
 
#define DWC2_GINTMSK_USBSUSPEND   (1ULL << 11)
 
#define DWC2_GINTMSK_USBSUSPEND_OFFSET   11ULL
 
#define DWC2_GINTMSK_USBRESET   (1ULL << 12)
 
#define DWC2_GINTMSK_USBRESET_OFFSET   12ULL
 
#define DWC2_GINTMSK_ENUMDONE   (1ULL << 13)
 
#define DWC2_GINTMSK_ENUMDONE_OFFSET   13ULL
 
#define DWC2_GINTMSK_ISOOUTDROP   (1ULL << 14)
 
#define DWC2_GINTMSK_ISOOUTDROP_OFFSET   14ULL
 
#define DWC2_GINTMSK_EOPFRAME   (1ULL << 15)
 
#define DWC2_GINTMSK_EOPFRAME_OFFSET   15ULL
 
#define DWC2_GINTMSK_EPMISMATCH   (1ULL << 17)
 
#define DWC2_GINTMSK_EPMISMATCH_OFFSET   17ULL
 
#define DWC2_GINTMSK_INEPINTR   (1ULL << 18)
 
#define DWC2_GINTMSK_INEPINTR_OFFSET   18ULL
 
#define DWC2_GINTMSK_OUTEPINTR   (1ULL << 19)
 
#define DWC2_GINTMSK_OUTEPINTR_OFFSET   19ULL
 
#define DWC2_GINTMSK_INCOMPLISOIN   (1ULL << 20)
 
#define DWC2_GINTMSK_INCOMPLISOIN_OFFSET   20ULL
 
#define DWC2_GINTMSK_INCOMPLISOOUT   (1ULL << 21)
 
#define DWC2_GINTMSK_INCOMPLISOOUT_OFFSET   21ULL
 
#define DWC2_GINTMSK_PORTINTR   (1ULL << 24)
 
#define DWC2_GINTMSK_PORTINTR_OFFSET   24ULL
 
#define DWC2_GINTMSK_HCINTR   (1ULL << 25)
 
#define DWC2_GINTMSK_HCINTR_OFFSET   25ULL
 
#define DWC2_GINTMSK_PTXFEMPTY   (1ULL << 26)
 
#define DWC2_GINTMSK_PTXFEMPTY_OFFSET   26ULL
 
#define DWC2_GINTMSK_LPMTRANRCVD   (1ULL << 27)
 
#define DWC2_GINTMSK_LPMTRANRCVD_OFFSET   27ULL
 
#define DWC2_GINTMSK_CONIDSTSCHNG   (1ULL << 28)
 
#define DWC2_GINTMSK_CONIDSTSCHNG_OFFSET   28ULL
 
#define DWC2_GINTMSK_DISCONNECT   (1ULL << 29)
 
#define DWC2_GINTMSK_DISCONNECT_OFFSET   29ULL
 
#define DWC2_GINTMSK_SESSREQINTR   (1ULL << 30)
 
#define DWC2_GINTMSK_SESSREQINTR_OFFSET   30ULL
 
#define DWC2_GINTMSK_WKUPINTR   (1ULL << 31)
 
#define DWC2_GINTMSK_WKUPINTR_OFFSET   31ULL
 
#define DWC2_GINTSTS_CURMODE_DEVICE   (0ULL << 0)
 
#define DWC2_GINTSTS_CURMODE_HOST   (1ULL << 0)
 
#define DWC2_GINTSTS_CURMODE   (1ULL << 0)
 
#define DWC2_GINTSTS_CURMODE_OFFSET   0ULL
 
#define DWC2_GINTSTS_MODEMISMATCH   (1ULL << 1)
 
#define DWC2_GINTSTS_MODEMISMATCH_OFFSET   1ULL
 
#define DWC2_GINTSTS_OTGINTR   (1ULL << 2)
 
#define DWC2_GINTSTS_OTGINTR_OFFSET   2ULL
 
#define DWC2_GINTSTS_SOFINTR   (1ULL << 3)
 
#define DWC2_GINTSTS_SOFINTR_OFFSET   3ULL
 
#define DWC2_GINTSTS_RXSTSQLVL   (1ULL << 4)
 
#define DWC2_GINTSTS_RXSTSQLVL_OFFSET   4ULL
 
#define DWC2_GINTSTS_NPTXFEMPTY   (1ULL << 5)
 
#define DWC2_GINTSTS_NPTXFEMPTY_OFFSET   5ULL
 
#define DWC2_GINTSTS_GINNAKEFF   (1ULL << 6)
 
#define DWC2_GINTSTS_GINNAKEFF_OFFSET   6ULL
 
#define DWC2_GINTSTS_GOUTNAKEFF   (1ULL << 7)
 
#define DWC2_GINTSTS_GOUTNAKEFF_OFFSET   7ULL
 
#define DWC2_GINTSTS_I2CINTR   (1ULL << 9)
 
#define DWC2_GINTSTS_I2CINTR_OFFSET   9ULL
 
#define DWC2_GINTSTS_ERLYSUSPEND   (1ULL << 10)
 
#define DWC2_GINTSTS_ERLYSUSPEND_OFFSET   10ULL
 
#define DWC2_GINTSTS_USBSUSPEND   (1ULL << 11)
 
#define DWC2_GINTSTS_USBSUSPEND_OFFSET   11ULL
 
#define DWC2_GINTSTS_USBRESET   (1ULL << 12)
 
#define DWC2_GINTSTS_USBRESET_OFFSET   12ULL
 
#define DWC2_GINTSTS_ENUMDONE   (1ULL << 13)
 
#define DWC2_GINTSTS_ENUMDONE_OFFSET   13ULL
 
#define DWC2_GINTSTS_ISOOUTDROP   (1ULL << 14)
 
#define DWC2_GINTSTS_ISOOUTDROP_OFFSET   14ULL
 
#define DWC2_GINTSTS_EOPFRAME   (1ULL << 15)
 
#define DWC2_GINTSTS_EOPFRAME_OFFSET   15ULL
 
#define DWC2_GINTSTS_INTOKENRX   (1ULL << 16)
 
#define DWC2_GINTSTS_INTOKENRX_OFFSET   16ULL
 
#define DWC2_GINTSTS_EPMISMATCH   (1ULL << 17)
 
#define DWC2_GINTSTS_EPMISMATCH_OFFSET   17ULL
 
#define DWC2_GINTSTS_INEPINT   (1ULL << 18)
 
#define DWC2_GINTSTS_INEPINT_OFFSET   18ULL
 
#define DWC2_GINTSTS_OUTEPINTR   (1ULL << 19)
 
#define DWC2_GINTSTS_OUTEPINTR_OFFSET   19ULL
 
#define DWC2_GINTSTS_INCOMPLISOIN   (1ULL << 20)
 
#define DWC2_GINTSTS_INCOMPLISOIN_OFFSET   20ULL
 
#define DWC2_GINTSTS_INCOMPLISOOUT   (1ULL << 21)
 
#define DWC2_GINTSTS_INCOMPLISOOUT_OFFSET   21ULL
 
#define DWC2_GINTSTS_PORTINTR   (1ULL << 24)
 
#define DWC2_GINTSTS_PORTINTR_OFFSET   24ULL
 
#define DWC2_GINTSTS_HCINTR   (1ULL << 25)
 
#define DWC2_GINTSTS_HCINTR_OFFSET   25ULL
 
#define DWC2_GINTSTS_PTXFEMPTY   (1ULL << 26)
 
#define DWC2_GINTSTS_PTXFEMPTY_OFFSET   26ULL
 
#define DWC2_GINTSTS_LPMTRANRCVD   (1ULL << 27)
 
#define DWC2_GINTSTS_LPMTRANRCVD_OFFSET   27ULL
 
#define DWC2_GINTSTS_CONIDSTSCHNG   (1ULL << 28)
 
#define DWC2_GINTSTS_CONIDSTSCHNG_OFFSET   28ULL
 
#define DWC2_GINTSTS_DISCONNECT   (1ULL << 29)
 
#define DWC2_GINTSTS_DISCONNECT_OFFSET   29ULL
 
#define DWC2_GINTSTS_SESSREQINTR   (1ULL << 30)
 
#define DWC2_GINTSTS_SESSREQINTR_OFFSET   30ULL
 
#define DWC2_GINTSTS_WKUPINTR   (1ULL << 31)
 
#define DWC2_GINTSTS_WKUPINTR_OFFSET   31ULL
 
#define DWC2_GRXSTS_EPNUM_MASK   (0xF << 0)
 
#define DWC2_GRXSTS_EPNUM_OFFSET   0ULL
 
#define DWC2_GRXSTS_BCNT_MASK   (0x7FF << 4)
 
#define DWC2_GRXSTS_BCNT_OFFSET   4ULL
 
#define DWC2_GRXSTS_DPID_MASK   (0x3 << 15)
 
#define DWC2_GRXSTS_DPID_OFFSET   15ULL
 
#define DWC2_GRXSTS_PKTSTS_MASK   (0xF << 17)
 
#define DWC2_GRXSTS_PKTSTS_OFFSET   17ULL
 
#define DWC2_GRXSTS_FN_MASK   (0xF << 21)
 
#define DWC2_GRXSTS_FN_OFFSET   21
 
#define DWC2_FIFOSIZE_STARTADDR_MASK   (0xFFFF << 0)
 
#define DWC2_FIFOSIZE_STARTADDR_OFFSET   0
 
#define DWC2_FIFOSIZE_DEPTH_MASK   (0xFFFF << 16)
 
#define DWC2_FIFOSIZE_DEPTH_OFFSET   16
 
#define DWC2_GNPTXSTS_NPTXFSPCAVAIL_MASK   (0xFFFF << 0)
 
#define DWC2_GNPTXSTS_NPTXFSPCAVAIL_OFFSET   0
 
#define DWC2_GNPTXSTS_NPTXQSPCAVAIL_MASK   (0xFF << 16)
 
#define DWC2_GNPTXSTS_NPTXQSPCAVAIL_OFFSET   16
 
#define DWC2_GNPTXSTS_NPTXQTOP_TERMINATE   (1 << 24)
 
#define DWC2_GNPTXSTS_NPTXQTOP_TERMINATE_OFFSET   24
 
#define DWC2_GNPTXSTS_NPTXQTOP_TOKEN_MASK   (0x3 << 25)
 
#define DWC2_GNPTXSTS_NPTXQTOP_TOKEN_OFFSET   25
 
#define DWC2_GNPTXSTS_NPTXQTOP_CHNEP_MASK   (0xF << 27)
 
#define DWC2_GNPTXSTS_NPTXQTOP_CHNEP_OFFSET   27
 
#define DWC2_DTXFSTS_TXFSPCAVAIL_MASK   (0xFFFF << 0)
 
#define DWC2_DTXFSTS_TXFSPCAVAIL_OFFSET   0
 
#define DWC2_GI2CCTL_RWDATA_MASK   (0xFF << 0)
 
#define DWC2_GI2CCTL_RWDATA_OFFSET   0
 
#define DWC2_GI2CCTL_REGADDR_MASK   (0xFF << 8)
 
#define DWC2_GI2CCTL_REGADDR_OFFSET   8
 
#define DWC2_GI2CCTL_ADDR_MASK   (0x7F << 16)
 
#define DWC2_GI2CCTL_ADDR_OFFSET   16
 
#define DWC2_GI2CCTL_I2CEN   (1 << 23)
 
#define DWC2_GI2CCTL_I2CEN_OFFSET   23
 
#define DWC2_GI2CCTL_ACK   (1 << 24)
 
#define DWC2_GI2CCTL_ACK_OFFSET   24
 
#define DWC2_GI2CCTL_I2CSUSPCTL   (1 << 25)
 
#define DWC2_GI2CCTL_I2CSUSPCTL_OFFSET   25
 
#define DWC2_GI2CCTL_I2CDEVADDR_MASK   (0x3 << 26)
 
#define DWC2_GI2CCTL_I2CDEVADDR_OFFSET   26
 
#define DWC2_GI2CCTL_RW   (1 << 30)
 
#define DWC2_GI2CCTL_RW_OFFSET   30
 
#define DWC2_GI2CCTL_BSYDNE   (1 << 31)
 
#define DWC2_GI2CCTL_BSYDNE_OFFSET   31
 
#define DWC2_HWCFG1_EP_DIR0_MASK   (0x3 << 0)
 
#define DWC2_HWCFG1_EP_DIR0_OFFSET   0
 
#define DWC2_HWCFG1_EP_DIR1_MASK   (0x3 << 2)
 
#define DWC2_HWCFG1_EP_DIR1_OFFSET   2
 
#define DWC2_HWCFG1_EP_DIR2_MASK   (0x3 << 4)
 
#define DWC2_HWCFG1_EP_DIR2_OFFSET   4
 
#define DWC2_HWCFG1_EP_DIR3_MASK   (0x3 << 6)
 
#define DWC2_HWCFG1_EP_DIR3_OFFSET   6
 
#define DWC2_HWCFG1_EP_DIR4_MASK   (0x3 << 8)
 
#define DWC2_HWCFG1_EP_DIR4_OFFSET   8
 
#define DWC2_HWCFG1_EP_DIR5_MASK   (0x3 << 10)
 
#define DWC2_HWCFG1_EP_DIR5_OFFSET   10
 
#define DWC2_HWCFG1_EP_DIR6_MASK   (0x3 << 12)
 
#define DWC2_HWCFG1_EP_DIR6_OFFSET   12
 
#define DWC2_HWCFG1_EP_DIR7_MASK   (0x3 << 14)
 
#define DWC2_HWCFG1_EP_DIR7_OFFSET   14
 
#define DWC2_HWCFG1_EP_DIR8_MASK   (0x3 << 16)
 
#define DWC2_HWCFG1_EP_DIR8_OFFSET   16
 
#define DWC2_HWCFG1_EP_DIR9_MASK   (0x3 << 18)
 
#define DWC2_HWCFG1_EP_DIR9_OFFSET   18
 
#define DWC2_HWCFG1_EP_DIR10_MASK   (0x3 << 20)
 
#define DWC2_HWCFG1_EP_DIR10_OFFSET   20
 
#define DWC2_HWCFG1_EP_DIR11_MASK   (0x3 << 22)
 
#define DWC2_HWCFG1_EP_DIR11_OFFSET   22
 
#define DWC2_HWCFG1_EP_DIR12_MASK   (0x3 << 24)
 
#define DWC2_HWCFG1_EP_DIR12_OFFSET   24
 
#define DWC2_HWCFG1_EP_DIR13_MASK   (0x3 << 26)
 
#define DWC2_HWCFG1_EP_DIR13_OFFSET   26
 
#define DWC2_HWCFG1_EP_DIR14_MASK   (0x3 << 28)
 
#define DWC2_HWCFG1_EP_DIR14_OFFSET   28
 
#define DWC2_HWCFG1_EP_DIR15_MASK   (0x3 << 30)
 
#define DWC2_HWCFG1_EP_DIR15_OFFSET   30
 
#define DWC2_HWCFG2_OP_MODE_MASK   (0x7 << 0)
 
#define DWC2_HWCFG2_OP_MODE_OFFSET   0
 
#define DWC2_HWCFG2_ARCHITECTURE_SLAVE_ONLY   (0x0 << 3)
 
#define DWC2_HWCFG2_ARCHITECTURE_EXT_DMA   (0x1 << 3)
 
#define DWC2_HWCFG2_ARCHITECTURE_INT_DMA   (0x2 << 3)
 
#define DWC2_HWCFG2_ARCHITECTURE_MASK   (0x3 << 3)
 
#define DWC2_HWCFG2_ARCHITECTURE_OFFSET   3
 
#define DWC2_HWCFG2_POINT2POINT   (1 << 5)
 
#define DWC2_HWCFG2_POINT2POINT_OFFSET   5
 
#define DWC2_HWCFG2_HS_PHY_TYPE_MASK   (0x3 << 6)
 
#define DWC2_HWCFG2_HS_PHY_TYPE_OFFSET   6
 
#define DWC2_HWCFG2_FS_PHY_TYPE_MASK   (0x3 << 8)
 
#define DWC2_HWCFG2_FS_PHY_TYPE_OFFSET   8
 
#define DWC2_HWCFG2_NUM_DEV_EP_MASK   (0xF << 10)
 
#define DWC2_HWCFG2_NUM_DEV_EP_OFFSET   10
 
#define DWC2_HWCFG2_NUM_HOST_CHAN_MASK   (0xF << 14)
 
#define DWC2_HWCFG2_NUM_HOST_CHAN_OFFSET   14
 
#define DWC2_HWCFG2_PERIO_EP_SUPPORTED   (1 << 18)
 
#define DWC2_HWCFG2_PERIO_EP_SUPPORTED_OFFSET   18
 
#define DWC2_HWCFG2_DYNAMIC_FIFO   (1 << 19)
 
#define DWC2_HWCFG2_DYNAMIC_FIFO_OFFSET   19
 
#define DWC2_HWCFG2_MULTI_PROC_INT   (1 << 20)
 
#define DWC2_HWCFG2_MULTI_PROC_INT_OFFSET   20
 
#define DWC2_HWCFG2_NONPERIO_TX_Q_DEPTH_MASK   (0x3 << 22)
 
#define DWC2_HWCFG2_NONPERIO_TX_Q_DEPTH_OFFSET   22
 
#define DWC2_HWCFG2_HOST_PERIO_TX_Q_DEPTH_MASK   (0x3 << 24)
 
#define DWC2_HWCFG2_HOST_PERIO_TX_Q_DEPTH_OFFSET   24
 
#define DWC2_HWCFG2_DEV_TOKEN_Q_DEPTH_MASK   (0x1F << 26)
 
#define DWC2_HWCFG2_DEV_TOKEN_Q_DEPTH_OFFSET   26
 
#define DWC2_HWCFG3_XFER_SIZE_CNTR_WIDTH_MASK   (0xF << 0)
 
#define DWC2_HWCFG3_XFER_SIZE_CNTR_WIDTH_OFFSET   0
 
#define DWC2_HWCFG3_PACKET_SIZE_CNTR_WIDTH_MASK   (0x7 << 4)
 
#define DWC2_HWCFG3_PACKET_SIZE_CNTR_WIDTH_OFFSET   4
 
#define DWC2_HWCFG3_OTG_FUNC   (1 << 7)
 
#define DWC2_HWCFG3_OTG_FUNC_OFFSET   7
 
#define DWC2_HWCFG3_I2C   (1 << 8)
 
#define DWC2_HWCFG3_I2C_OFFSET   8
 
#define DWC2_HWCFG3_VENDOR_CTRL_IF   (1 << 9)
 
#define DWC2_HWCFG3_VENDOR_CTRL_IF_OFFSET   9
 
#define DWC2_HWCFG3_OPTIONAL_FEATURES   (1 << 10)
 
#define DWC2_HWCFG3_OPTIONAL_FEATURES_OFFSET   10
 
#define DWC2_HWCFG3_SYNCH_RESET_TYPE   (1 << 11)
 
#define DWC2_HWCFG3_SYNCH_RESET_TYPE_OFFSET   11
 
#define DWC2_HWCFG3_OTG_ENABLE_IC_USB   (1 << 12)
 
#define DWC2_HWCFG3_OTG_ENABLE_IC_USB_OFFSET   12
 
#define DWC2_HWCFG3_OTG_ENABLE_HSIC   (1 << 13)
 
#define DWC2_HWCFG3_OTG_ENABLE_HSIC_OFFSET   13
 
#define DWC2_HWCFG3_OTG_LPM_EN   (1 << 15)
 
#define DWC2_HWCFG3_OTG_LPM_EN_OFFSET   15
 
#define DWC2_HWCFG3_DFIFO_DEPTH_MASK   (0xFFFF << 16)
 
#define DWC2_HWCFG3_DFIFO_DEPTH_OFFSET   16
 
#define DWC2_HWCFG4_NUM_DEV_PERIO_IN_EP_MASK   (0xF << 0)
 
#define DWC2_HWCFG4_NUM_DEV_PERIO_IN_EP_OFFSET   0
 
#define DWC2_HWCFG4_POWER_OPTIMIZ   (1 << 4)
 
#define DWC2_HWCFG4_POWER_OPTIMIZ_OFFSET   4
 
#define DWC2_HWCFG4_MIN_AHB_FREQ_MASK   (0x1FF << 5)
 
#define DWC2_HWCFG4_MIN_AHB_FREQ_OFFSET   5
 
#define DWC2_HWCFG4_UTMI_PHY_DATA_WIDTH_MASK   (0x3 << 14)
 
#define DWC2_HWCFG4_UTMI_PHY_DATA_WIDTH_OFFSET   14
 
#define DWC2_HWCFG4_NUM_DEV_MODE_CTRL_EP_MASK   (0xF << 16)
 
#define DWC2_HWCFG4_NUM_DEV_MODE_CTRL_EP_OFFSET   16
 
#define DWC2_HWCFG4_IDDIG_FILT_EN   (1 << 20)
 
#define DWC2_HWCFG4_IDDIG_FILT_EN_OFFSET   20
 
#define DWC2_HWCFG4_VBUS_VALID_FILT_EN   (1 << 21)
 
#define DWC2_HWCFG4_VBUS_VALID_FILT_EN_OFFSET   21
 
#define DWC2_HWCFG4_A_VALID_FILT_EN   (1 << 22)
 
#define DWC2_HWCFG4_A_VALID_FILT_EN_OFFSET   22
 
#define DWC2_HWCFG4_B_VALID_FILT_EN   (1 << 23)
 
#define DWC2_HWCFG4_B_VALID_FILT_EN_OFFSET   23
 
#define DWC2_HWCFG4_SESSION_END_FILT_EN   (1 << 24)
 
#define DWC2_HWCFG4_SESSION_END_FILT_EN_OFFSET   24
 
#define DWC2_HWCFG4_DED_FIFO_EN   (1 << 25)
 
#define DWC2_HWCFG4_DED_FIFO_EN_OFFSET   25
 
#define DWC2_HWCFG4_NUM_IN_EPS_MASK   (0xF << 26)
 
#define DWC2_HWCFG4_NUM_IN_EPS_OFFSET   26
 
#define DWC2_HWCFG4_DESC_DMA   (1 << 30)
 
#define DWC2_HWCFG4_DESC_DMA_OFFSET   30
 
#define DWC2_HWCFG4_DESC_DMA_DYN   (1 << 31)
 
#define DWC2_HWCFG4_DESC_DMA_DYN_OFFSET   31
 
#define DWC2_HCFG_FSLSPCLKSEL_30_60_MHZ   0
 
#define DWC2_HCFG_FSLSPCLKSEL_48_MHZ   1
 
#define DWC2_HCFG_FSLSPCLKSEL_6_MHZ   2
 
#define DWC2_HCFG_FSLSPCLKSEL_MASK   (0x3 << 0)
 
#define DWC2_HCFG_FSLSPCLKSEL_OFFSET   0
 
#define DWC2_HCFG_FSLSSUPP   (1 << 2)
 
#define DWC2_HCFG_FSLSSUPP_OFFSET   2
 
#define DWC2_HCFG_DESCDMA   (1 << 23)
 
#define DWC2_HCFG_DESCDMA_OFFSET   23
 
#define DWC2_HCFG_FRLISTEN_MASK   (0x3 << 24)
 
#define DWC2_HCFG_FRLISTEN_OFFSET   24
 
#define DWC2_HCFG_PERSCHEDENA   (1 << 26)
 
#define DWC2_HCFG_PERSCHEDENA_OFFSET   26
 
#define DWC2_HCFG_PERSCHEDSTAT   (1 << 27)
 
#define DWC2_HCFG_PERSCHEDSTAT_OFFSET   27
 
#define DWC2_HFIR_FRINT_MASK   (0xFFFF << 0)
 
#define DWC2_HFIR_FRINT_OFFSET   0
 
#define DWC2_HFNUM_FRNUM_MASK   (0xFFFF << 0)
 
#define DWC2_HFNUM_FRNUM_OFFSET   0
 
#define DWC2_HFNUM_FRREM_MASK   (0xFFFF << 16)
 
#define DWC2_HFNUM_FRREM_OFFSET   16
 
#define DWC2_HFNUM_MAX_FRNUM   0x3FFF
 
#define DWC2_HPTXSTS_PTXFSPCAVAIL_MASK   (0xFFFF << 0)
 
#define DWC2_HPTXSTS_PTXFSPCAVAIL_OFFSET   0
 
#define DWC2_HPTXSTS_PTXQSPCAVAIL_MASK   (0xFF << 16)
 
#define DWC2_HPTXSTS_PTXQSPCAVAIL_OFFSET   16
 
#define DWC2_HPTXSTS_PTXQTOP_TERMINATE   (1 << 24)
 
#define DWC2_HPTXSTS_PTXQTOP_TERMINATE_OFFSET   24
 
#define DWC2_HPTXSTS_PTXQTOP_TOKEN_MASK   (0x3 << 25)
 
#define DWC2_HPTXSTS_PTXQTOP_TOKEN_OFFSET   25
 
#define DWC2_HPTXSTS_PTXQTOP_CHNUM_MASK   (0xF << 27)
 
#define DWC2_HPTXSTS_PTXQTOP_CHNUM_OFFSET   27
 
#define DWC2_HPTXSTS_PTXQTOP_ODD   (1 << 31)
 
#define DWC2_HPTXSTS_PTXQTOP_ODD_OFFSET   31
 
#define DWC2_HPRT0_PRTCONNSTS   (1 << 0)
 
#define DWC2_HPRT0_PRTCONNSTS_OFFSET   0
 
#define DWC2_HPRT0_PRTCONNDET   (1 << 1)
 
#define DWC2_HPRT0_PRTCONNDET_OFFSET   1
 
#define DWC2_HPRT0_PRTENA   (1 << 2)
 
#define DWC2_HPRT0_PRTENA_OFFSET   2
 
#define DWC2_HPRT0_PRTENCHNG   (1 << 3)
 
#define DWC2_HPRT0_PRTENCHNG_OFFSET   3
 
#define DWC2_HPRT0_PRTOVRCURRACT   (1 << 4)
 
#define DWC2_HPRT0_PRTOVRCURRACT_OFFSET   4
 
#define DWC2_HPRT0_PRTOVRCURRCHNG   (1 << 5)
 
#define DWC2_HPRT0_PRTOVRCURRCHNG_OFFSET   5
 
#define DWC2_HPRT0_PRTRES   (1 << 6)
 
#define DWC2_HPRT0_PRTRES_OFFSET   6
 
#define DWC2_HPRT0_PRTSUSP   (1 << 7)
 
#define DWC2_HPRT0_PRTSUSP_OFFSET   7
 
#define DWC2_HPRT0_PRTRST   (1 << 8)
 
#define DWC2_HPRT0_PRTRST_OFFSET   8
 
#define DWC2_HPRT0_PRTLNSTS_MASK   (0x3 << 10)
 
#define DWC2_HPRT0_PRTLNSTS_OFFSET   10
 
#define DWC2_HPRT0_PRTPWR   (1 << 12)
 
#define DWC2_HPRT0_PRTPWR_OFFSET   12
 
#define DWC2_HPRT0_PRTTSTCTL_MASK   (0xF << 13)
 
#define DWC2_HPRT0_PRTTSTCTL_OFFSET   13
 
#define DWC2_HPRT0_PRTSPD_HIGH   (0 << 17)
 
#define DWC2_HPRT0_PRTSPD_FULL   (1 << 17)
 
#define DWC2_HPRT0_PRTSPD_LOW   (2 << 17)
 
#define DWC2_HPRT0_PRTSPD_MASK   (0x3 << 17)
 
#define DWC2_HPRT0_PRTSPD_OFFSET   17
 
#define DWC2_HPRT0_W1C_MASK
 
#define DWC2_HAINT_CH0   (1 << 0)
 
#define DWC2_HAINT_CH0_OFFSET   0
 
#define DWC2_HAINT_CH1   (1 << 1)
 
#define DWC2_HAINT_CH1_OFFSET   1
 
#define DWC2_HAINT_CH2   (1 << 2)
 
#define DWC2_HAINT_CH2_OFFSET   2
 
#define DWC2_HAINT_CH3   (1 << 3)
 
#define DWC2_HAINT_CH3_OFFSET   3
 
#define DWC2_HAINT_CH4   (1 << 4)
 
#define DWC2_HAINT_CH4_OFFSET   4
 
#define DWC2_HAINT_CH5   (1 << 5)
 
#define DWC2_HAINT_CH5_OFFSET   5
 
#define DWC2_HAINT_CH6   (1 << 6)
 
#define DWC2_HAINT_CH6_OFFSET   6
 
#define DWC2_HAINT_CH7   (1 << 7)
 
#define DWC2_HAINT_CH7_OFFSET   7
 
#define DWC2_HAINT_CH8   (1 << 8)
 
#define DWC2_HAINT_CH8_OFFSET   8
 
#define DWC2_HAINT_CH9   (1 << 9)
 
#define DWC2_HAINT_CH9_OFFSET   9
 
#define DWC2_HAINT_CH10   (1 << 10)
 
#define DWC2_HAINT_CH10_OFFSET   10
 
#define DWC2_HAINT_CH11   (1 << 11)
 
#define DWC2_HAINT_CH11_OFFSET   11
 
#define DWC2_HAINT_CH12   (1 << 12)
 
#define DWC2_HAINT_CH12_OFFSET   12
 
#define DWC2_HAINT_CH13   (1 << 13)
 
#define DWC2_HAINT_CH13_OFFSET   13
 
#define DWC2_HAINT_CH14   (1 << 14)
 
#define DWC2_HAINT_CH14_OFFSET   14
 
#define DWC2_HAINT_CH15   (1 << 15)
 
#define DWC2_HAINT_CH15_OFFSET   15
 
#define DWC2_HAINT_CHINT_MASK   0xffff
 
#define DWC2_HAINT_CHINT_OFFSET   0
 
#define DWC2_HAINTMSK_CH0   (1 << 0)
 
#define DWC2_HAINTMSK_CH0_OFFSET   0
 
#define DWC2_HAINTMSK_CH1   (1 << 1)
 
#define DWC2_HAINTMSK_CH1_OFFSET   1
 
#define DWC2_HAINTMSK_CH2   (1 << 2)
 
#define DWC2_HAINTMSK_CH2_OFFSET   2
 
#define DWC2_HAINTMSK_CH3   (1 << 3)
 
#define DWC2_HAINTMSK_CH3_OFFSET   3
 
#define DWC2_HAINTMSK_CH4   (1 << 4)
 
#define DWC2_HAINTMSK_CH4_OFFSET   4
 
#define DWC2_HAINTMSK_CH5   (1 << 5)
 
#define DWC2_HAINTMSK_CH5_OFFSET   5
 
#define DWC2_HAINTMSK_CH6   (1 << 6)
 
#define DWC2_HAINTMSK_CH6_OFFSET   6
 
#define DWC2_HAINTMSK_CH7   (1 << 7)
 
#define DWC2_HAINTMSK_CH7_OFFSET   7
 
#define DWC2_HAINTMSK_CH8   (1 << 8)
 
#define DWC2_HAINTMSK_CH8_OFFSET   8
 
#define DWC2_HAINTMSK_CH9   (1 << 9)
 
#define DWC2_HAINTMSK_CH9_OFFSET   9
 
#define DWC2_HAINTMSK_CH10   (1 << 10)
 
#define DWC2_HAINTMSK_CH10_OFFSET   10
 
#define DWC2_HAINTMSK_CH11   (1 << 11)
 
#define DWC2_HAINTMSK_CH11_OFFSET   11
 
#define DWC2_HAINTMSK_CH12   (1 << 12)
 
#define DWC2_HAINTMSK_CH12_OFFSET   12
 
#define DWC2_HAINTMSK_CH13   (1 << 13)
 
#define DWC2_HAINTMSK_CH13_OFFSET   13
 
#define DWC2_HAINTMSK_CH14   (1 << 14)
 
#define DWC2_HAINTMSK_CH14_OFFSET   14
 
#define DWC2_HAINTMSK_CH15   (1 << 15)
 
#define DWC2_HAINTMSK_CH15_OFFSET   15
 
#define DWC2_HAINTMSK_CHINT_MASK   0xffff
 
#define DWC2_HAINTMSK_CHINT_OFFSET   0
 
#define DWC2_HCCHAR_MPS_MASK   (0x7FF << 0)
 
#define DWC2_HCCHAR_MPS_OFFSET   0
 
#define DWC2_HCCHAR_EPNUM_MASK   (0xF << 11)
 
#define DWC2_HCCHAR_EPNUM_OFFSET   11
 
#define DWC2_HCCHAR_EPDIR   (1 << 15)
 
#define DWC2_HCCHAR_EPDIR_OFFSET   15
 
#define DWC2_HCCHAR_LSPDDEV   (1 << 17)
 
#define DWC2_HCCHAR_LSPDDEV_OFFSET   17
 
#define DWC2_HCCHAR_EPTYPE_CONTROL   0
 
#define DWC2_HCCHAR_EPTYPE_ISOC   1
 
#define DWC2_HCCHAR_EPTYPE_BULK   2
 
#define DWC2_HCCHAR_EPTYPE_INTR   3
 
#define DWC2_HCCHAR_EPTYPE_MASK   (0x3 << 18)
 
#define DWC2_HCCHAR_EPTYPE_OFFSET   18
 
#define DWC2_HCCHAR_MULTICNT_MASK   (0x3 << 20)
 
#define DWC2_HCCHAR_MULTICNT_OFFSET   20
 
#define DWC2_HCCHAR_DEVADDR_MASK   (0x7F << 22)
 
#define DWC2_HCCHAR_DEVADDR_OFFSET   22
 
#define DWC2_HCCHAR_ODDFRM   (1 << 29)
 
#define DWC2_HCCHAR_ODDFRM_OFFSET   29
 
#define DWC2_HCCHAR_CHDIS   (1 << 30)
 
#define DWC2_HCCHAR_CHDIS_OFFSET   30
 
#define DWC2_HCCHAR_CHEN   (1 << 31)
 
#define DWC2_HCCHAR_CHEN_OFFSET   31
 
#define DWC2_HCSPLT_PRTADDR_MASK   (0x7F << 0)
 
#define DWC2_HCSPLT_PRTADDR_OFFSET   0
 
#define DWC2_HCSPLT_HUBADDR_MASK   (0x7F << 7)
 
#define DWC2_HCSPLT_HUBADDR_OFFSET   7
 
#define DWC2_HCSPLT_XACTPOS_MASK   (0x3 << 14)
 
#define DWC2_HCSPLT_XACTPOS_OFFSET   14
 
#define DWC2_HCSPLT_COMPSPLT   (1 << 16)
 
#define DWC2_HCSPLT_COMPSPLT_OFFSET   16
 
#define DWC2_HCSPLT_SPLTENA   (1 << 31)
 
#define DWC2_HCSPLT_SPLTENA_OFFSET   31
 
#define DWC2_HCINT_XFERCOMP   (1 << 0)
 
#define DWC2_HCINT_XFERCOMP_OFFSET   0
 
#define DWC2_HCINT_CHHLTD   (1 << 1)
 
#define DWC2_HCINT_CHHLTD_OFFSET   1
 
#define DWC2_HCINT_AHBERR   (1 << 2)
 
#define DWC2_HCINT_AHBERR_OFFSET   2
 
#define DWC2_HCINT_STALL   (1 << 3)
 
#define DWC2_HCINT_STALL_OFFSET   3
 
#define DWC2_HCINT_NAK   (1 << 4)
 
#define DWC2_HCINT_NAK_OFFSET   4
 
#define DWC2_HCINT_ACK   (1 << 5)
 
#define DWC2_HCINT_ACK_OFFSET   5
 
#define DWC2_HCINT_NYET   (1 << 6)
 
#define DWC2_HCINT_NYET_OFFSET   6
 
#define DWC2_HCINT_XACTERR   (1 << 7)
 
#define DWC2_HCINT_XACTERR_OFFSET   7
 
#define DWC2_HCINT_BBLERR   (1 << 8)
 
#define DWC2_HCINT_BBLERR_OFFSET   8
 
#define DWC2_HCINT_FRMOVRUN   (1 << 9)
 
#define DWC2_HCINT_FRMOVRUN_OFFSET   9
 
#define DWC2_HCINT_DATATGLERR   (1 << 10)
 
#define DWC2_HCINT_DATATGLERR_OFFSET   10
 
#define DWC2_HCINT_BNA   (1 << 11)
 
#define DWC2_HCINT_BNA_OFFSET   11
 
#define DWC2_HCINT_XCS_XACT   (1 << 12)
 
#define DWC2_HCINT_XCS_XACT_OFFSET   12
 
#define DWC2_HCINT_FRM_LIST_ROLL   (1 << 13)
 
#define DWC2_HCINT_FRM_LIST_ROLL_OFFSET   13
 
#define DWC2_HCINTMSK_XFERCOMPL   (1 << 0)
 
#define DWC2_HCINTMSK_XFERCOMPL_OFFSET   0
 
#define DWC2_HCINTMSK_CHHLTD   (1 << 1)
 
#define DWC2_HCINTMSK_CHHLTD_OFFSET   1
 
#define DWC2_HCINTMSK_AHBERR   (1 << 2)
 
#define DWC2_HCINTMSK_AHBERR_OFFSET   2
 
#define DWC2_HCINTMSK_STALL   (1 << 3)
 
#define DWC2_HCINTMSK_STALL_OFFSET   3
 
#define DWC2_HCINTMSK_NAK   (1 << 4)
 
#define DWC2_HCINTMSK_NAK_OFFSET   4
 
#define DWC2_HCINTMSK_ACK   (1 << 5)
 
#define DWC2_HCINTMSK_ACK_OFFSET   5
 
#define DWC2_HCINTMSK_NYET   (1 << 6)
 
#define DWC2_HCINTMSK_NYET_OFFSET   6
 
#define DWC2_HCINTMSK_XACTERR   (1 << 7)
 
#define DWC2_HCINTMSK_XACTERR_OFFSET   7
 
#define DWC2_HCINTMSK_BBLERR   (1 << 8)
 
#define DWC2_HCINTMSK_BBLERR_OFFSET   8
 
#define DWC2_HCINTMSK_FRMOVRUN   (1 << 9)
 
#define DWC2_HCINTMSK_FRMOVRUN_OFFSET   9
 
#define DWC2_HCINTMSK_DATATGLERR   (1 << 10)
 
#define DWC2_HCINTMSK_DATATGLERR_OFFSET   10
 
#define DWC2_HCINTMSK_BNA   (1 << 11)
 
#define DWC2_HCINTMSK_BNA_OFFSET   11
 
#define DWC2_HCINTMSK_XCS_XACT   (1 << 12)
 
#define DWC2_HCINTMSK_XCS_XACT_OFFSET   12
 
#define DWC2_HCINTMSK_FRM_LIST_ROLL   (1 << 13)
 
#define DWC2_HCINTMSK_FRM_LIST_ROLL_OFFSET   13
 
#define DWC2_HCTSIZ_XFERSIZE_MASK   0x7ffff
 
#define DWC2_HCTSIZ_XFERSIZE_OFFSET   0
 
#define DWC2_HCTSIZ_SCHINFO_MASK   0xff
 
#define DWC2_HCTSIZ_SCHINFO_OFFSET   0
 
#define DWC2_HCTSIZ_NTD_MASK   (0xff << 8)
 
#define DWC2_HCTSIZ_NTD_OFFSET   8
 
#define DWC2_HCTSIZ_PKTCNT_MASK   (0x3ff << 19)
 
#define DWC2_HCTSIZ_PKTCNT_OFFSET   19
 
#define DWC2_HCTSIZ_PID_MASK   (0x3 << 29)
 
#define DWC2_HCTSIZ_PID_OFFSET   29
 
#define DWC2_HCTSIZ_DOPNG   (1 << 31)
 
#define DWC2_HCTSIZ_DOPNG_OFFSET   31
 
#define DWC2_HCDMA_CTD_MASK   (0xFF << 3)
 
#define DWC2_HCDMA_CTD_OFFSET   3
 
#define DWC2_HCDMA_DMA_ADDR_MASK   (0x1FFFFF << 11)
 
#define DWC2_HCDMA_DMA_ADDR_OFFSET   11
 
#define DWC2_PCGCCTL_STOPPCLK   (1 << 0)
 
#define DWC2_PCGCCTL_STOPPCLK_OFFSET   0
 
#define DWC2_PCGCCTL_GATEHCLK   (1 << 1)
 
#define DWC2_PCGCCTL_GATEHCLK_OFFSET   1
 
#define DWC2_PCGCCTL_PWRCLMP   (1 << 2)
 
#define DWC2_PCGCCTL_PWRCLMP_OFFSET   2
 
#define DWC2_PCGCCTL_RSTPDWNMODULE   (1 << 3)
 
#define DWC2_PCGCCTL_RSTPDWNMODULE_OFFSET   3
 
#define DWC2_PCGCCTL_PHYSUSPENDED   (1 << 4)
 
#define DWC2_PCGCCTL_PHYSUSPENDED_OFFSET   4
 
#define DWC2_PCGCCTL_ENBL_SLEEP_GATING   (1 << 5)
 
#define DWC2_PCGCCTL_ENBL_SLEEP_GATING_OFFSET   5
 
#define DWC2_PCGCCTL_PHY_IN_SLEEP   (1 << 6)
 
#define DWC2_PCGCCTL_PHY_IN_SLEEP_OFFSET   6
 
#define DWC2_PCGCCTL_DEEP_SLEEP   (1 << 7)
 
#define DWC2_PCGCCTL_DEEP_SLEEP_OFFSET   7
 
#define DWC2_SNPSID_DEVID_VER_2xx   (0x4f542 << 12)
 
#define DWC2_SNPSID_DEVID_VER_3xx   (0x4f543 << 12)
 
#define DWC2_SNPSID_DEVID_MASK   (0xfffff << 12)
 
#define DWC2_SNPSID_DEVID_OFFSET   12
 

Detailed Description

BSD 2-Clause License

Copyright (c) 2022-2025, Manas Kamal Choudhury All rights reserved.

Redistribution and use in source and binary forms, with or without modification, are permitted provided that the following conditions are met:

  1. Redistributions of source code must retain the above copyright notice, this list of conditions and the following disclaimer.
  2. Redistributions in binary form must reproduce the above copyright notice, this list of conditions and the following disclaimer in the documentation and/or other materials provided with the distribution.

THIS SOFTWARE IS PROVIDED BY THE COPYRIGHT HOLDERS AND CONTRIBUTORS "AS IS" AND ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT LIMITED TO, THE IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS FOR A PARTICULAR PURPOSE ARE DISCLAIMED. IN NO EVENT SHALL THE COPYRIGHT HOLDER OR CONTRIBUTORS BE LIABLE FOR ANY DIRECT, INDIRECT, INCIDENTAL, SPECIAL, EXEMPLARY, OR CONSEQUENTIAL DAMAGES (INCLUDING, BUT NOT LIMITED TO, PROCUREMENT OF SUBSTITUTE GOODS OR SERVICES; LOSS OF USE, DATA, OR PROFITS; OR BUSINESS INTERRUPTION) HOWEVER CAUSED AND ON ANY THEORY OF LIABILITY, WHETHER IN CONTRACT, STRICT LIABILITY, OR TORT (INCLUDING NEGLIGENCE OR OTHERWISE) ARISING IN ANY WAY OUT OF THE USE OF THIS SOFTWARE, EVEN IF ADVISED OF THE POSSIBILITY OF SUCH DAMAGE.

Macro Definition Documentation

◆ DWC2_DTXFSTS_TXFSPCAVAIL_MASK

#define DWC2_DTXFSTS_TXFSPCAVAIL_MASK   (0xFFFF << 0)

◆ DWC2_DTXFSTS_TXFSPCAVAIL_OFFSET

#define DWC2_DTXFSTS_TXFSPCAVAIL_OFFSET   0

◆ DWC2_FIFOSIZE_DEPTH_MASK

#define DWC2_FIFOSIZE_DEPTH_MASK   (0xFFFF << 16)

◆ DWC2_FIFOSIZE_DEPTH_OFFSET

#define DWC2_FIFOSIZE_DEPTH_OFFSET   16

◆ DWC2_FIFOSIZE_STARTADDR_MASK

#define DWC2_FIFOSIZE_STARTADDR_MASK   (0xFFFF << 0)

◆ DWC2_FIFOSIZE_STARTADDR_OFFSET

#define DWC2_FIFOSIZE_STARTADDR_OFFSET   0

◆ DWC2_GAHBCFG_DMAENABLE

#define DWC2_GAHBCFG_DMAENABLE   (1ULL << 5)

◆ DWC2_GAHBCFG_DMAENABLE_OFFSET

#define DWC2_GAHBCFG_DMAENABLE_OFFSET   5ULL

◆ DWC2_GAHBCFG_GLBLINTRMSK

#define DWC2_GAHBCFG_GLBLINTRMSK   (1ULL << 0)

◆ DWC2_GAHBCFG_GLBLINTRMSK_OFFSET

#define DWC2_GAHBCFG_GLBLINTRMSK_OFFSET   0ULL

◆ DWC2_GAHBCFG_HBURSTLEN_INCR

#define DWC2_GAHBCFG_HBURSTLEN_INCR   (1ULL << 1)

◆ DWC2_GAHBCFG_HBURSTLEN_INCR16

#define DWC2_GAHBCFG_HBURSTLEN_INCR16   (7ULL << 1)

◆ DWC2_GAHBCFG_HBURSTLEN_INCR4

#define DWC2_GAHBCFG_HBURSTLEN_INCR4   (3ULL << 1)

◆ DWC2_GAHBCFG_HBURSTLEN_INCR8

#define DWC2_GAHBCFG_HBURSTLEN_INCR8   (5ULL << 1)

◆ DWC2_GAHBCFG_HBURSTLEN_MASK

#define DWC2_GAHBCFG_HBURSTLEN_MASK   (0xF << 1)

◆ DWC2_GAHBCFG_HBURSTLEN_OFFSET

#define DWC2_GAHBCFG_HBURSTLEN_OFFSET   1ULL

◆ DWC2_GAHBCFG_HBURSTLEN_SINGLE

#define DWC2_GAHBCFG_HBURSTLEN_SINGLE   (0ULL << 1)

◆ DWC2_GAHBCFG_NPTXFEMPLVL_TXFEMPLVL

#define DWC2_GAHBCFG_NPTXFEMPLVL_TXFEMPLVL   (1ULL << 7)

◆ DWC2_GAHBCFG_NPTXFEMPLVL_TXFEMPLVL_OFFSET

#define DWC2_GAHBCFG_NPTXFEMPLVL_TXFEMPLVL_OFFSET   7ULL

◆ DWC2_GAHBCFG_PTXFEMPLVL

#define DWC2_GAHBCFG_PTXFEMPLVL   (1ULL << 8)

◆ DWC2_GAHBCFG_PTXFEMPLVL_OFFSET

#define DWC2_GAHBCFG_PTXFEMPLVL_OFFSET   8ULL

◆ DWC2_GI2CCTL_ACK

#define DWC2_GI2CCTL_ACK   (1 << 24)

◆ DWC2_GI2CCTL_ACK_OFFSET

#define DWC2_GI2CCTL_ACK_OFFSET   24

◆ DWC2_GI2CCTL_ADDR_MASK

#define DWC2_GI2CCTL_ADDR_MASK   (0x7F << 16)

◆ DWC2_GI2CCTL_ADDR_OFFSET

#define DWC2_GI2CCTL_ADDR_OFFSET   16

◆ DWC2_GI2CCTL_BSYDNE

#define DWC2_GI2CCTL_BSYDNE   (1 << 31)

◆ DWC2_GI2CCTL_BSYDNE_OFFSET

#define DWC2_GI2CCTL_BSYDNE_OFFSET   31

◆ DWC2_GI2CCTL_I2CDEVADDR_MASK

#define DWC2_GI2CCTL_I2CDEVADDR_MASK   (0x3 << 26)

◆ DWC2_GI2CCTL_I2CDEVADDR_OFFSET

#define DWC2_GI2CCTL_I2CDEVADDR_OFFSET   26

◆ DWC2_GI2CCTL_I2CEN

#define DWC2_GI2CCTL_I2CEN   (1 << 23)

◆ DWC2_GI2CCTL_I2CEN_OFFSET

#define DWC2_GI2CCTL_I2CEN_OFFSET   23

◆ DWC2_GI2CCTL_I2CSUSPCTL

#define DWC2_GI2CCTL_I2CSUSPCTL   (1 << 25)

◆ DWC2_GI2CCTL_I2CSUSPCTL_OFFSET

#define DWC2_GI2CCTL_I2CSUSPCTL_OFFSET   25

◆ DWC2_GI2CCTL_REGADDR_MASK

#define DWC2_GI2CCTL_REGADDR_MASK   (0xFF << 8)

◆ DWC2_GI2CCTL_REGADDR_OFFSET

#define DWC2_GI2CCTL_REGADDR_OFFSET   8

◆ DWC2_GI2CCTL_RW

#define DWC2_GI2CCTL_RW   (1 << 30)

◆ DWC2_GI2CCTL_RW_OFFSET

#define DWC2_GI2CCTL_RW_OFFSET   30

◆ DWC2_GI2CCTL_RWDATA_MASK

#define DWC2_GI2CCTL_RWDATA_MASK   (0xFF << 0)

◆ DWC2_GI2CCTL_RWDATA_OFFSET

#define DWC2_GI2CCTL_RWDATA_OFFSET   0

◆ DWC2_GINTMSK_CONIDSTSCHNG

#define DWC2_GINTMSK_CONIDSTSCHNG   (1ULL << 28)

◆ DWC2_GINTMSK_CONIDSTSCHNG_OFFSET

#define DWC2_GINTMSK_CONIDSTSCHNG_OFFSET   28ULL

◆ DWC2_GINTMSK_DISCONNECT

#define DWC2_GINTMSK_DISCONNECT   (1ULL << 29)

◆ DWC2_GINTMSK_DISCONNECT_OFFSET

#define DWC2_GINTMSK_DISCONNECT_OFFSET   29ULL

◆ DWC2_GINTMSK_ENUMDONE

#define DWC2_GINTMSK_ENUMDONE   (1ULL << 13)

◆ DWC2_GINTMSK_ENUMDONE_OFFSET

#define DWC2_GINTMSK_ENUMDONE_OFFSET   13ULL

◆ DWC2_GINTMSK_EOPFRAME

#define DWC2_GINTMSK_EOPFRAME   (1ULL << 15)

◆ DWC2_GINTMSK_EOPFRAME_OFFSET

#define DWC2_GINTMSK_EOPFRAME_OFFSET   15ULL

◆ DWC2_GINTMSK_EPMISMATCH

#define DWC2_GINTMSK_EPMISMATCH   (1ULL << 17)

◆ DWC2_GINTMSK_EPMISMATCH_OFFSET

#define DWC2_GINTMSK_EPMISMATCH_OFFSET   17ULL

◆ DWC2_GINTMSK_ERLYSUSPEND

#define DWC2_GINTMSK_ERLYSUSPEND   (1ULL << 10)

◆ DWC2_GINTMSK_ERLYSUSPEND_OFFSET

#define DWC2_GINTMSK_ERLYSUSPEND_OFFSET   10ULL

◆ DWC2_GINTMSK_GINNAKEFF

#define DWC2_GINTMSK_GINNAKEFF   (1ULL << 6)

◆ DWC2_GINTMSK_GINNAKEFF_OFFSET

#define DWC2_GINTMSK_GINNAKEFF_OFFSET   6ULL

◆ DWC2_GINTMSK_GOUTNAKEFF

#define DWC2_GINTMSK_GOUTNAKEFF   (1ULL << 7)

◆ DWC2_GINTMSK_GOUTNAKEFF_OFFSET

#define DWC2_GINTMSK_GOUTNAKEFF_OFFSET   7ULL

◆ DWC2_GINTMSK_HCINTR

#define DWC2_GINTMSK_HCINTR   (1ULL << 25)

◆ DWC2_GINTMSK_HCINTR_OFFSET

#define DWC2_GINTMSK_HCINTR_OFFSET   25ULL

◆ DWC2_GINTMSK_I2CINTR

#define DWC2_GINTMSK_I2CINTR   (1ULL << 9)

◆ DWC2_GINTMSK_I2CINTR_OFFSET

#define DWC2_GINTMSK_I2CINTR_OFFSET   9ULL

◆ DWC2_GINTMSK_INCOMPLISOIN

#define DWC2_GINTMSK_INCOMPLISOIN   (1ULL << 20)

◆ DWC2_GINTMSK_INCOMPLISOIN_OFFSET

#define DWC2_GINTMSK_INCOMPLISOIN_OFFSET   20ULL

◆ DWC2_GINTMSK_INCOMPLISOOUT

#define DWC2_GINTMSK_INCOMPLISOOUT   (1ULL << 21)

◆ DWC2_GINTMSK_INCOMPLISOOUT_OFFSET

#define DWC2_GINTMSK_INCOMPLISOOUT_OFFSET   21ULL

◆ DWC2_GINTMSK_INEPINTR

#define DWC2_GINTMSK_INEPINTR   (1ULL << 18)

◆ DWC2_GINTMSK_INEPINTR_OFFSET

#define DWC2_GINTMSK_INEPINTR_OFFSET   18ULL

◆ DWC2_GINTMSK_ISOOUTDROP

#define DWC2_GINTMSK_ISOOUTDROP   (1ULL << 14)

◆ DWC2_GINTMSK_ISOOUTDROP_OFFSET

#define DWC2_GINTMSK_ISOOUTDROP_OFFSET   14ULL

◆ DWC2_GINTMSK_LPMTRANRCVD

#define DWC2_GINTMSK_LPMTRANRCVD   (1ULL << 27)

◆ DWC2_GINTMSK_LPMTRANRCVD_OFFSET

#define DWC2_GINTMSK_LPMTRANRCVD_OFFSET   27ULL

◆ DWC2_GINTMSK_MODEMISMATCH

#define DWC2_GINTMSK_MODEMISMATCH   (1ULL << 1)

◆ DWC2_GINTMSK_MODEMISMATCH_OFFSET

#define DWC2_GINTMSK_MODEMISMATCH_OFFSET   1ULL

◆ DWC2_GINTMSK_NPTXFEMPTY

#define DWC2_GINTMSK_NPTXFEMPTY   (1ULL << 5)

◆ DWC2_GINTMSK_NPTXFEMPTY_OFFSET

#define DWC2_GINTMSK_NPTXFEMPTY_OFFSET   5ULL

◆ DWC2_GINTMSK_OTGINTR

#define DWC2_GINTMSK_OTGINTR   (1ULL << 2)

◆ DWC2_GINTMSK_OTGINTR_OFFSET

#define DWC2_GINTMSK_OTGINTR_OFFSET   2ULL

◆ DWC2_GINTMSK_OUTEPINTR

#define DWC2_GINTMSK_OUTEPINTR   (1ULL << 19)

◆ DWC2_GINTMSK_OUTEPINTR_OFFSET

#define DWC2_GINTMSK_OUTEPINTR_OFFSET   19ULL

◆ DWC2_GINTMSK_PORTINTR

#define DWC2_GINTMSK_PORTINTR   (1ULL << 24)

◆ DWC2_GINTMSK_PORTINTR_OFFSET

#define DWC2_GINTMSK_PORTINTR_OFFSET   24ULL

◆ DWC2_GINTMSK_PTXFEMPTY

#define DWC2_GINTMSK_PTXFEMPTY   (1ULL << 26)

◆ DWC2_GINTMSK_PTXFEMPTY_OFFSET

#define DWC2_GINTMSK_PTXFEMPTY_OFFSET   26ULL

◆ DWC2_GINTMSK_RXSTSQLVL

#define DWC2_GINTMSK_RXSTSQLVL   (1ULL << 4)

◆ DWC2_GINTMSK_RXSTSQLVL_OFFSET

#define DWC2_GINTMSK_RXSTSQLVL_OFFSET   4ULL

◆ DWC2_GINTMSK_SESSREQINTR

#define DWC2_GINTMSK_SESSREQINTR   (1ULL << 30)

◆ DWC2_GINTMSK_SESSREQINTR_OFFSET

#define DWC2_GINTMSK_SESSREQINTR_OFFSET   30ULL

◆ DWC2_GINTMSK_SOFINTR

#define DWC2_GINTMSK_SOFINTR   (1ULL << 3)

◆ DWC2_GINTMSK_SOFINTR_OFFSET

#define DWC2_GINTMSK_SOFINTR_OFFSET   3ULL

◆ DWC2_GINTMSK_USBRESET

#define DWC2_GINTMSK_USBRESET   (1ULL << 12)

◆ DWC2_GINTMSK_USBRESET_OFFSET

#define DWC2_GINTMSK_USBRESET_OFFSET   12ULL

◆ DWC2_GINTMSK_USBSUSPEND

#define DWC2_GINTMSK_USBSUSPEND   (1ULL << 11)

◆ DWC2_GINTMSK_USBSUSPEND_OFFSET

#define DWC2_GINTMSK_USBSUSPEND_OFFSET   11ULL

◆ DWC2_GINTMSK_WKUPINTR

#define DWC2_GINTMSK_WKUPINTR   (1ULL << 31)

◆ DWC2_GINTMSK_WKUPINTR_OFFSET

#define DWC2_GINTMSK_WKUPINTR_OFFSET   31ULL

◆ DWC2_GINTSTS_CONIDSTSCHNG

#define DWC2_GINTSTS_CONIDSTSCHNG   (1ULL << 28)

◆ DWC2_GINTSTS_CONIDSTSCHNG_OFFSET

#define DWC2_GINTSTS_CONIDSTSCHNG_OFFSET   28ULL

◆ DWC2_GINTSTS_CURMODE

#define DWC2_GINTSTS_CURMODE   (1ULL << 0)

◆ DWC2_GINTSTS_CURMODE_DEVICE

#define DWC2_GINTSTS_CURMODE_DEVICE   (0ULL << 0)

◆ DWC2_GINTSTS_CURMODE_HOST

#define DWC2_GINTSTS_CURMODE_HOST   (1ULL << 0)

◆ DWC2_GINTSTS_CURMODE_OFFSET

#define DWC2_GINTSTS_CURMODE_OFFSET   0ULL

◆ DWC2_GINTSTS_DISCONNECT

#define DWC2_GINTSTS_DISCONNECT   (1ULL << 29)

◆ DWC2_GINTSTS_DISCONNECT_OFFSET

#define DWC2_GINTSTS_DISCONNECT_OFFSET   29ULL

◆ DWC2_GINTSTS_ENUMDONE

#define DWC2_GINTSTS_ENUMDONE   (1ULL << 13)

◆ DWC2_GINTSTS_ENUMDONE_OFFSET

#define DWC2_GINTSTS_ENUMDONE_OFFSET   13ULL

◆ DWC2_GINTSTS_EOPFRAME

#define DWC2_GINTSTS_EOPFRAME   (1ULL << 15)

◆ DWC2_GINTSTS_EOPFRAME_OFFSET

#define DWC2_GINTSTS_EOPFRAME_OFFSET   15ULL

◆ DWC2_GINTSTS_EPMISMATCH

#define DWC2_GINTSTS_EPMISMATCH   (1ULL << 17)

◆ DWC2_GINTSTS_EPMISMATCH_OFFSET

#define DWC2_GINTSTS_EPMISMATCH_OFFSET   17ULL

◆ DWC2_GINTSTS_ERLYSUSPEND

#define DWC2_GINTSTS_ERLYSUSPEND   (1ULL << 10)

◆ DWC2_GINTSTS_ERLYSUSPEND_OFFSET

#define DWC2_GINTSTS_ERLYSUSPEND_OFFSET   10ULL

◆ DWC2_GINTSTS_GINNAKEFF

#define DWC2_GINTSTS_GINNAKEFF   (1ULL << 6)

◆ DWC2_GINTSTS_GINNAKEFF_OFFSET

#define DWC2_GINTSTS_GINNAKEFF_OFFSET   6ULL

◆ DWC2_GINTSTS_GOUTNAKEFF

#define DWC2_GINTSTS_GOUTNAKEFF   (1ULL << 7)

◆ DWC2_GINTSTS_GOUTNAKEFF_OFFSET

#define DWC2_GINTSTS_GOUTNAKEFF_OFFSET   7ULL

◆ DWC2_GINTSTS_HCINTR

#define DWC2_GINTSTS_HCINTR   (1ULL << 25)

◆ DWC2_GINTSTS_HCINTR_OFFSET

#define DWC2_GINTSTS_HCINTR_OFFSET   25ULL

◆ DWC2_GINTSTS_I2CINTR

#define DWC2_GINTSTS_I2CINTR   (1ULL << 9)

◆ DWC2_GINTSTS_I2CINTR_OFFSET

#define DWC2_GINTSTS_I2CINTR_OFFSET   9ULL

◆ DWC2_GINTSTS_INCOMPLISOIN

#define DWC2_GINTSTS_INCOMPLISOIN   (1ULL << 20)

◆ DWC2_GINTSTS_INCOMPLISOIN_OFFSET

#define DWC2_GINTSTS_INCOMPLISOIN_OFFSET   20ULL

◆ DWC2_GINTSTS_INCOMPLISOOUT

#define DWC2_GINTSTS_INCOMPLISOOUT   (1ULL << 21)

◆ DWC2_GINTSTS_INCOMPLISOOUT_OFFSET

#define DWC2_GINTSTS_INCOMPLISOOUT_OFFSET   21ULL

◆ DWC2_GINTSTS_INEPINT

#define DWC2_GINTSTS_INEPINT   (1ULL << 18)

◆ DWC2_GINTSTS_INEPINT_OFFSET

#define DWC2_GINTSTS_INEPINT_OFFSET   18ULL

◆ DWC2_GINTSTS_INTOKENRX

#define DWC2_GINTSTS_INTOKENRX   (1ULL << 16)

◆ DWC2_GINTSTS_INTOKENRX_OFFSET

#define DWC2_GINTSTS_INTOKENRX_OFFSET   16ULL

◆ DWC2_GINTSTS_ISOOUTDROP

#define DWC2_GINTSTS_ISOOUTDROP   (1ULL << 14)

◆ DWC2_GINTSTS_ISOOUTDROP_OFFSET

#define DWC2_GINTSTS_ISOOUTDROP_OFFSET   14ULL

◆ DWC2_GINTSTS_LPMTRANRCVD

#define DWC2_GINTSTS_LPMTRANRCVD   (1ULL << 27)

◆ DWC2_GINTSTS_LPMTRANRCVD_OFFSET

#define DWC2_GINTSTS_LPMTRANRCVD_OFFSET   27ULL

◆ DWC2_GINTSTS_MODEMISMATCH

#define DWC2_GINTSTS_MODEMISMATCH   (1ULL << 1)

◆ DWC2_GINTSTS_MODEMISMATCH_OFFSET

#define DWC2_GINTSTS_MODEMISMATCH_OFFSET   1ULL

◆ DWC2_GINTSTS_NPTXFEMPTY

#define DWC2_GINTSTS_NPTXFEMPTY   (1ULL << 5)

◆ DWC2_GINTSTS_NPTXFEMPTY_OFFSET

#define DWC2_GINTSTS_NPTXFEMPTY_OFFSET   5ULL

◆ DWC2_GINTSTS_OTGINTR

#define DWC2_GINTSTS_OTGINTR   (1ULL << 2)

◆ DWC2_GINTSTS_OTGINTR_OFFSET

#define DWC2_GINTSTS_OTGINTR_OFFSET   2ULL

◆ DWC2_GINTSTS_OUTEPINTR

#define DWC2_GINTSTS_OUTEPINTR   (1ULL << 19)

◆ DWC2_GINTSTS_OUTEPINTR_OFFSET

#define DWC2_GINTSTS_OUTEPINTR_OFFSET   19ULL

◆ DWC2_GINTSTS_PORTINTR

#define DWC2_GINTSTS_PORTINTR   (1ULL << 24)

◆ DWC2_GINTSTS_PORTINTR_OFFSET

#define DWC2_GINTSTS_PORTINTR_OFFSET   24ULL

◆ DWC2_GINTSTS_PTXFEMPTY

#define DWC2_GINTSTS_PTXFEMPTY   (1ULL << 26)

◆ DWC2_GINTSTS_PTXFEMPTY_OFFSET

#define DWC2_GINTSTS_PTXFEMPTY_OFFSET   26ULL

◆ DWC2_GINTSTS_RXSTSQLVL

#define DWC2_GINTSTS_RXSTSQLVL   (1ULL << 4)

◆ DWC2_GINTSTS_RXSTSQLVL_OFFSET

#define DWC2_GINTSTS_RXSTSQLVL_OFFSET   4ULL

◆ DWC2_GINTSTS_SESSREQINTR

#define DWC2_GINTSTS_SESSREQINTR   (1ULL << 30)

◆ DWC2_GINTSTS_SESSREQINTR_OFFSET

#define DWC2_GINTSTS_SESSREQINTR_OFFSET   30ULL

◆ DWC2_GINTSTS_SOFINTR

#define DWC2_GINTSTS_SOFINTR   (1ULL << 3)

◆ DWC2_GINTSTS_SOFINTR_OFFSET

#define DWC2_GINTSTS_SOFINTR_OFFSET   3ULL

◆ DWC2_GINTSTS_USBRESET

#define DWC2_GINTSTS_USBRESET   (1ULL << 12)

◆ DWC2_GINTSTS_USBRESET_OFFSET

#define DWC2_GINTSTS_USBRESET_OFFSET   12ULL

◆ DWC2_GINTSTS_USBSUSPEND

#define DWC2_GINTSTS_USBSUSPEND   (1ULL << 11)

◆ DWC2_GINTSTS_USBSUSPEND_OFFSET

#define DWC2_GINTSTS_USBSUSPEND_OFFSET   11ULL

◆ DWC2_GINTSTS_WKUPINTR

#define DWC2_GINTSTS_WKUPINTR   (1ULL << 31)

◆ DWC2_GINTSTS_WKUPINTR_OFFSET

#define DWC2_GINTSTS_WKUPINTR_OFFSET   31ULL

◆ DWC2_GLPMCTL_APPL_RESP

#define DWC2_GLPMCTL_APPL_RESP   (1ULL << 1)

◆ DWC2_GLPMCTL_APPL_RESP_OFFSET

#define DWC2_GLPMCTL_APPL_RESP_OFFSET   1ULL

◆ DWC2_GLPMCTL_EN_UTMI_SLEEP

#define DWC2_GLPMCTL_EN_UTMI_SLEEP   (1ULL << 7)

◆ DWC2_GLPMCTL_EN_UTMI_SLEEP_OFFSET

#define DWC2_GLPMCTL_EN_UTMI_SLEEP_OFFSET   7ULL

◆ DWC2_GLPMCTL_HIRD_MASK

#define DWC2_GLPMCTL_HIRD_MASK   (0xF << 2)

◆ DWC2_GLPMCTL_HIRD_OFFSET

#define DWC2_GLPMCTL_HIRD_OFFSET   2ULL

◆ DWC2_GLPMCTL_HIRD_THRES_MASK

#define DWC2_GLPMCTL_HIRD_THRES_MASK   (0x1F << 8)

◆ DWC2_GLPMCTL_HIRD_THRES_OFFSET

#define DWC2_GLPMCTL_HIRD_THRES_OFFSET   8ULL

◆ DWC2_GLPMCTL_HSIC_CONNECT

#define DWC2_GLPMCTL_HSIC_CONNECT   (1ULL << 30)

◆ DWC2_GLPMCTL_HSIC_CONNECT_OFFSET

#define DWC2_GLPMCTL_HSIC_CONNECT_OFFSET   30ULL

◆ DWC2_GLPMCTL_INV_SEL_HSIC

#define DWC2_GLPMCTL_INV_SEL_HSIC   (1ULL << 31)

◆ DWC2_GLPMCTL_INV_SEL_HSIC_OFFSET

#define DWC2_GLPMCTL_INV_SEL_HSIC_OFFSET   31ULL

◆ DWC2_GLPMCTL_LPM_CAP_EN

#define DWC2_GLPMCTL_LPM_CAP_EN   (1ULL << 0)

◆ DWC2_GLPMCTL_LPM_CAP_EN_OFFSET

#define DWC2_GLPMCTL_LPM_CAP_EN_OFFSET   0ULL

◆ DWC2_GLPMCTL_LPM_CHAN_INDEX_MASK

#define DWC2_GLPMCTL_LPM_CHAN_INDEX_MASK   (0xF << 17)

◆ DWC2_GLPMCTL_LPM_CHAN_INDEX_OFFSET

#define DWC2_GLPMCTL_LPM_CHAN_INDEX_OFFSET   17ULL

◆ DWC2_GLPMCTL_LPM_RESP_MASK

#define DWC2_GLPMCTL_LPM_RESP_MASK   (0x3 << 13)

◆ DWC2_GLPMCTL_LPM_RESP_OFFSET

#define DWC2_GLPMCTL_LPM_RESP_OFFSET   13ULL

◆ DWC2_GLPMCTL_PRT_SLEEP_STS

#define DWC2_GLPMCTL_PRT_SLEEP_STS   (1ULL << 15)

◆ DWC2_GLPMCTL_PRT_SLEEP_STS_OFFSET

#define DWC2_GLPMCTL_PRT_SLEEP_STS_OFFSET   15ULL

◆ DWC2_GLPMCTL_REM_WKUP_EN

#define DWC2_GLPMCTL_REM_WKUP_EN   (1ULL << 6)

◆ DWC2_GLPMCTL_REM_WKUP_EN_OFFSET

#define DWC2_GLPMCTL_REM_WKUP_EN_OFFSET   6ULL

◆ DWC2_GLPMCTL_RETRY_COUNT_MASK

#define DWC2_GLPMCTL_RETRY_COUNT_MASK   (0x7 << 21)

◆ DWC2_GLPMCTL_RETRY_COUNT_OFFSET

#define DWC2_GLPMCTL_RETRY_COUNT_OFFSET   21ULL

◆ DWC2_GLPMCTL_RETRY_COUNT_STS_MASK

#define DWC2_GLPMCTL_RETRY_COUNT_STS_MASK   (0x7 << 25)

◆ DWC2_GLPMCTL_RETRY_COUNT_STS_OFFSET

#define DWC2_GLPMCTL_RETRY_COUNT_STS_OFFSET   25ULL

◆ DWC2_GLPMCTL_SEND_LPM

#define DWC2_GLPMCTL_SEND_LPM   (1ULL << 24)

◆ DWC2_GLPMCTL_SEND_LPM_OFFSET

#define DWC2_GLPMCTL_SEND_LPM_OFFSET   24ULL

◆ DWC2_GLPMCTL_SLEEP_STATE_RESUMEOK

#define DWC2_GLPMCTL_SLEEP_STATE_RESUMEOK   (1ULL << 16)

◆ DWC2_GLPMCTL_SLEEP_STATE_RESUMEOK_OFFSET

#define DWC2_GLPMCTL_SLEEP_STATE_RESUMEOK_OFFSET   16ULL

◆ DWC2_GNPTXSTS_NPTXFSPCAVAIL_MASK

#define DWC2_GNPTXSTS_NPTXFSPCAVAIL_MASK   (0xFFFF << 0)

◆ DWC2_GNPTXSTS_NPTXFSPCAVAIL_OFFSET

#define DWC2_GNPTXSTS_NPTXFSPCAVAIL_OFFSET   0

◆ DWC2_GNPTXSTS_NPTXQSPCAVAIL_MASK

#define DWC2_GNPTXSTS_NPTXQSPCAVAIL_MASK   (0xFF << 16)

◆ DWC2_GNPTXSTS_NPTXQSPCAVAIL_OFFSET

#define DWC2_GNPTXSTS_NPTXQSPCAVAIL_OFFSET   16

◆ DWC2_GNPTXSTS_NPTXQTOP_CHNEP_MASK

#define DWC2_GNPTXSTS_NPTXQTOP_CHNEP_MASK   (0xF << 27)

◆ DWC2_GNPTXSTS_NPTXQTOP_CHNEP_OFFSET

#define DWC2_GNPTXSTS_NPTXQTOP_CHNEP_OFFSET   27

◆ DWC2_GNPTXSTS_NPTXQTOP_TERMINATE

#define DWC2_GNPTXSTS_NPTXQTOP_TERMINATE   (1 << 24)

◆ DWC2_GNPTXSTS_NPTXQTOP_TERMINATE_OFFSET

#define DWC2_GNPTXSTS_NPTXQTOP_TERMINATE_OFFSET   24

◆ DWC2_GNPTXSTS_NPTXQTOP_TOKEN_MASK

#define DWC2_GNPTXSTS_NPTXQTOP_TOKEN_MASK   (0x3 << 25)

◆ DWC2_GNPTXSTS_NPTXQTOP_TOKEN_OFFSET

#define DWC2_GNPTXSTS_NPTXQTOP_TOKEN_OFFSET   25

◆ DWC2_GOTGCTL_ASESVLD

#define DWC2_GOTGCTL_ASESVLD   (1ULL << 18)

◆ DWC2_GOTGCTL_ASESVLD_OFFSET

#define DWC2_GOTGCTL_ASESVLD_OFFSET   18ULL

◆ DWC2_GOTGCTL_BSESVLD

#define DWC2_GOTGCTL_BSESVLD   (1ULL << 19)

◆ DWC2_GOTGCTL_BSESVLD_OFFSET

#define DWC2_GOTGCTL_BSESVLD_OFFSET   19ULL

◆ DWC2_GOTGCTL_CONIDSTS

#define DWC2_GOTGCTL_CONIDSTS   (1ULL << 16)

◆ DWC2_GOTGCTL_CONIDSTS_OFFSET

#define DWC2_GOTGCTL_CONIDSTS_OFFSET   16ULL

◆ DWC2_GOTGCTL_DBNCTIME

#define DWC2_GOTGCTL_DBNCTIME   (1ULL << 17)

◆ DWC2_GOTGCTL_DBNCTIME_OFFSET

#define DWC2_GOTGCTL_DBNCTIME_OFFSET   17ULL

◆ DWC2_GOTGCTL_DEVHNPEN

#define DWC2_GOTGCTL_DEVHNPEN   (1ULL << 11)

◆ DWC2_GOTGCTL_DEVHNPEN_OFFSET

#define DWC2_GOTGCTL_DEVHNPEN_OFFSET   11ULL

◆ DWC2_GOTGCTL_HNPREQ

#define DWC2_GOTGCTL_HNPREQ   (1ULL << 9)

◆ DWC2_GOTGCTL_HNPREQ_OFFSET

#define DWC2_GOTGCTL_HNPREQ_OFFSET   9ULL

◆ DWC2_GOTGCTL_HSTNEGSCS

#define DWC2_GOTGCTL_HSTNEGSCS   (1ULL << 8)

◆ DWC2_GOTGCTL_HSTNEGSCS_OFFSET

#define DWC2_GOTGCTL_HSTNEGSCS_OFFSET   8UL

◆ DWC2_GOTGCTL_HSTSETHNPEN

#define DWC2_GOTGCTL_HSTSETHNPEN   (1ULL << 10)

◆ DWC2_GOTGCTL_HSTSETHNPEN_OFFSET

#define DWC2_GOTGCTL_HSTSETHNPEN_OFFSET   10ULL

◆ DWC2_GOTGCTL_OTGVER

#define DWC2_GOTGCTL_OTGVER   (1ULL << 20)

◆ DWC2_GOTGCTL_OTGVER_OFFSET

#define DWC2_GOTGCTL_OTGVER_OFFSET   20ULL

◆ DWC2_GOTGCTL_SESREQ

#define DWC2_GOTGCTL_SESREQ   (1ULL << 1)

◆ DWC2_GOTGCTL_SESREQ_OFFSET

#define DWC2_GOTGCTL_SESREQ_OFFSET   1UL

◆ DWC2_GOTGCTL_SESREQSCS

#define DWC2_GOTGCTL_SESREQSCS   (1ULL << 0)

◆ DWC2_GOTGCTL_SESREQSCS_OFFSET

#define DWC2_GOTGCTL_SESREQSCS_OFFSET   0UL

◆ DWC2_GOTGINT_ADEVTOUTCHNG

#define DWC2_GOTGINT_ADEVTOUTCHNG   (1ULL << 18)

◆ DWC2_GOTGINT_ADEVTOUTCHNG_OFFSET

#define DWC2_GOTGINT_ADEVTOUTCHNG_OFFSET   18ULL

◆ DWC2_GOTGINT_DEBDONE

#define DWC2_GOTGINT_DEBDONE   (1ULL << 19)

◆ DWC2_GOTGINT_DEBDONE_OFFSET

#define DWC2_GOTGINT_DEBDONE_OFFSET   19ULL

◆ DWC2_GOTGINT_HSTNEGDET

#define DWC2_GOTGINT_HSTNEGDET   (1ULL << 17)

◆ DWC2_GOTGINT_HSTNEGDET_OFFSET

#define DWC2_GOTGINT_HSTNEGDET_OFFSET   17ULL

◆ DWC2_GOTGINT_HSTNEGSUCSTSCHNG

#define DWC2_GOTGINT_HSTNEGSUCSTSCHNG   (1ULL << 9)

◆ DWC2_GOTGINT_HSTNEGSUCSTSCHNG_OFFSET

#define DWC2_GOTGINT_HSTNEGSUCSTSCHNG_OFFSET   9ULL

◆ DWC2_GOTGINT_RESERVER10_16_MASK

#define DWC2_GOTGINT_RESERVER10_16_MASK   (0x7F << 10)

◆ DWC2_GOTGINT_RESERVER10_16_OFFSET

#define DWC2_GOTGINT_RESERVER10_16_OFFSET   10ULL

◆ DWC2_GOTGINT_SESENDDET

#define DWC2_GOTGINT_SESENDDET   (1ULL << 2)

◆ DWC2_GOTGINT_SESENDDET_OFFSET

#define DWC2_GOTGINT_SESENDDET_OFFSET   2ULL

◆ DWC2_GOTGINT_SESREQSUCSTSCHNG

#define DWC2_GOTGINT_SESREQSUCSTSCHNG   (1ULL << 8)

◆ DWC2_GOTGINT_SESREQSUCSTSCHNG_OFFSET

#define DWC2_GOTGINT_SESREQSUCSTSCHNG_OFFSET   8ULL

◆ DWC2_GRSTCTL_AHBIDLE

#define DWC2_GRSTCTL_AHBIDLE   (1ULL << 31)

◆ DWC2_GRSTCTL_AHBIDLE_OFFSET

#define DWC2_GRSTCTL_AHBIDLE_OFFSET   31ULL

◆ DWC2_GRSTCTL_CSFTRST

#define DWC2_GRSTCTL_CSFTRST   (1ULL << 0)

◆ DWC2_GRSTCTL_CSFTRST_OFFSET

#define DWC2_GRSTCTL_CSFTRST_OFFSET   0ULL

◆ DWC2_GRSTCTL_DMAREQ

#define DWC2_GRSTCTL_DMAREQ   (1ULL << 30)

◆ DWC2_GRSTCTL_DMAREQ_OFFSET

#define DWC2_GRSTCTL_DMAREQ_OFFSET   30ULL

◆ DWC2_GRSTCTL_HSFTRST

#define DWC2_GRSTCTL_HSFTRST   (1ULL << 1)

◆ DWC2_GRSTCTL_HSFTRST_OFFSET

#define DWC2_GRSTCTL_HSFTRST_OFFSET   1ULL

◆ DWC2_GRSTCTL_HSTFRM

#define DWC2_GRSTCTL_HSTFRM   (1ULL << 2)

◆ DWC2_GRSTCTL_HSTFRM_OFFSET

#define DWC2_GRSTCTL_HSTFRM_OFFSET   2ULL

◆ DWC2_GRSTCTL_INTKNQFLSH

#define DWC2_GRSTCTL_INTKNQFLSH   (1ULL << 3)

◆ DWC2_GRSTCTL_INTKNQFLSH_OFFSET

#define DWC2_GRSTCTL_INTKNQFLSH_OFFSET   3ULL

◆ DWC2_GRSTCTL_RXFFLSH

#define DWC2_GRSTCTL_RXFFLSH   (1ULL << 4)

◆ DWC2_GRSTCTL_RXFFLSH_OFFSET

#define DWC2_GRSTCTL_RXFFLSH_OFFSET   4ULL

◆ DWC2_GRSTCTL_TXFFLSH

#define DWC2_GRSTCTL_TXFFLSH   (1ULL << 5)

◆ DWC2_GRSTCTL_TXFFLSH_OFFSET

#define DWC2_GRSTCTL_TXFFLSH_OFFSET   5ULL

◆ DWC2_GRSTCTL_TXFNUM_MASK

#define DWC2_GRSTCTL_TXFNUM_MASK   (0x1F << 6)

◆ DWC2_GRSTCTL_TXFNUM_OFFSET

#define DWC2_GRSTCTL_TXFNUM_OFFSET   6ULL

◆ DWC2_GRXSTS_BCNT_MASK

#define DWC2_GRXSTS_BCNT_MASK   (0x7FF << 4)

◆ DWC2_GRXSTS_BCNT_OFFSET

#define DWC2_GRXSTS_BCNT_OFFSET   4ULL

◆ DWC2_GRXSTS_DPID_MASK

#define DWC2_GRXSTS_DPID_MASK   (0x3 << 15)

◆ DWC2_GRXSTS_DPID_OFFSET

#define DWC2_GRXSTS_DPID_OFFSET   15ULL

◆ DWC2_GRXSTS_EPNUM_MASK

#define DWC2_GRXSTS_EPNUM_MASK   (0xF << 0)

◆ DWC2_GRXSTS_EPNUM_OFFSET

#define DWC2_GRXSTS_EPNUM_OFFSET   0ULL

◆ DWC2_GRXSTS_FN_MASK

#define DWC2_GRXSTS_FN_MASK   (0xF << 21)

◆ DWC2_GRXSTS_FN_OFFSET

#define DWC2_GRXSTS_FN_OFFSET   21

◆ DWC2_GRXSTS_PKTSTS_MASK

#define DWC2_GRXSTS_PKTSTS_MASK   (0xF << 17)

◆ DWC2_GRXSTS_PKTSTS_OFFSET

#define DWC2_GRXSTS_PKTSTS_OFFSET   17ULL

◆ DWC2_GUSBCFG_DDRSEL

#define DWC2_GUSBCFG_DDRSEL   (1ULL << 7)

◆ DWC2_GUSBCFG_DDRSEL_OFFSET

#define DWC2_GUSBCFG_DDRSEL_OFFSET   7ULL

◆ DWC2_GUSBCFG_FORCEDEVMODE

#define DWC2_GUSBCFG_FORCEDEVMODE   (1ULL << 30)

◆ DWC2_GUSBCFG_FORCEDEVMODE_OFFSET

#define DWC2_GUSBCFG_FORCEDEVMODE_OFFSET   30ULL

◆ DWC2_GUSBCFG_FORCEHOSTMODE

#define DWC2_GUSBCFG_FORCEHOSTMODE   (1ULL << 29)

◆ DWC2_GUSBCFG_FORCEHOSTMODE_OFFSET

#define DWC2_GUSBCFG_FORCEHOSTMODE_OFFSET   29ULL

◆ DWC2_GUSBCFG_FSINTF

#define DWC2_GUSBCFG_FSINTF   (1ULL << 5)

◆ DWC2_GUSBCFG_FSINTF_OFFSET

#define DWC2_GUSBCFG_FSINTF_OFFSET   5ULL

◆ DWC2_GUSBCFG_HNPCAP

#define DWC2_GUSBCFG_HNPCAP   (1ULL << 9)

◆ DWC2_GUSBCFG_HNPCAP_OFFSET

#define DWC2_GUSBCFG_HNPCAP_OFFSET   9ULL

◆ DWC2_GUSBCFG_IC_TRAFFIC_PULL_REMOVE

#define DWC2_GUSBCFG_IC_TRAFFIC_PULL_REMOVE   (1ULL << 27)

◆ DWC2_GUSBCFG_IC_TRAFFIC_PULL_REMOVE_OFFSET

#define DWC2_GUSBCFG_IC_TRAFFIC_PULL_REMOVE_OFFSET   27ULL

◆ DWC2_GUSBCFG_IC_USB_CAP

#define DWC2_GUSBCFG_IC_USB_CAP   (1ULL << 26)

◆ DWC2_GUSBCFG_IC_USB_CAP_OFFSET

#define DWC2_GUSBCFG_IC_USB_CAP_OFFSET   26ULL

◆ DWC2_GUSBCFG_INDICATOR_PASSTHROUGH

#define DWC2_GUSBCFG_INDICATOR_PASSTHROUGH   (1ULL << 24)

◆ DWC2_GUSBCFG_INDICATOR_PASSTHROUGH_OFFSET

#define DWC2_GUSBCFG_INDICATOR_PASSTHROUGH_OFFSET   24ULL

◆ DWC2_GUSBCFG_NPTXFRWNDEN

#define DWC2_GUSBCFG_NPTXFRWNDEN   (1ULL << 14)

◆ DWC2_GUSBCFG_NPTXFRWNDEN_OFFSET

#define DWC2_GUSBCFG_NPTXFRWNDEN_OFFSET   14ULL

◆ DWC2_GUSBCFG_OTGUTMIFSSEL

#define DWC2_GUSBCFG_OTGUTMIFSSEL   (1ULL << 16)

◆ DWC2_GUSBCFG_OTGUTMIFSSEL_OFFSET

#define DWC2_GUSBCFG_OTGUTMIFSSEL_OFFSET   16ULL

◆ DWC2_GUSBCFG_PHYIF

#define DWC2_GUSBCFG_PHYIF   (1ULL << 3)

◆ DWC2_GUSBCFG_PHYIF_OFFSET

#define DWC2_GUSBCFG_PHYIF_OFFSET   3ULL

◆ DWC2_GUSBCFG_PHYLPWRCLKSEL

#define DWC2_GUSBCFG_PHYLPWRCLKSEL   (1ULL << 15)

◆ DWC2_GUSBCFG_PHYLPWRCLKSEL_OFFSET

#define DWC2_GUSBCFG_PHYLPWRCLKSEL_OFFSET   15ULL

◆ DWC2_GUSBCFG_PHYSEL

#define DWC2_GUSBCFG_PHYSEL   (1ULL << 6)

◆ DWC2_GUSBCFG_PHYSEL_OFFSET

#define DWC2_GUSBCFG_PHYSEL_OFFSET   6ULL

◆ DWC2_GUSBCFG_SRPCAP

#define DWC2_GUSBCFG_SRPCAP   (1ULL << 8)

◆ DWC2_GUSBCFG_SRPCAP_OFFSET

#define DWC2_GUSBCFG_SRPCAP_OFFSET   8ULL

◆ DWC2_GUSBCFG_TERM_SEL_DL_PULSE

#define DWC2_GUSBCFG_TERM_SEL_DL_PULSE   (1ULL << 22)

◆ DWC2_GUSBCFG_TERM_SEL_DL_PULSE_OFFSET

#define DWC2_GUSBCFG_TERM_SEL_DL_PULSE_OFFSET   22ULL

◆ DWC2_GUSBCFG_TOUTCAL_MASK

#define DWC2_GUSBCFG_TOUTCAL_MASK   (0x7 << 0)

◆ DWC2_GUSBCFG_TOUTCAL_OFFSET

#define DWC2_GUSBCFG_TOUTCAL_OFFSET   0ULL

◆ DWC2_GUSBCFG_TX_END_DELAY

#define DWC2_GUSBCFG_TX_END_DELAY   (1ULL << 28)

◆ DWC2_GUSBCFG_TX_END_DELAY_OFFSET

#define DWC2_GUSBCFG_TX_END_DELAY_OFFSET   28ULL

◆ DWC2_GUSBCFG_ULPI_AUTO_RES

#define DWC2_GUSBCFG_ULPI_AUTO_RES   (1ULL << 18)

◆ DWC2_GUSBCFG_ULPI_AUTO_RES_OFFSET

#define DWC2_GUSBCFG_ULPI_AUTO_RES_OFFSET   18ULL

◆ DWC2_GUSBCFG_ULPI_CLK_SUS_M

#define DWC2_GUSBCFG_ULPI_CLK_SUS_M   (1ULL << 19)

◆ DWC2_GUSBCFG_ULPI_CLK_SUS_M_OFFSET

#define DWC2_GUSBCFG_ULPI_CLK_SUS_M_OFFSET   19ULL

◆ DWC2_GUSBCFG_ULPI_EXT_VBUS_DRV

#define DWC2_GUSBCFG_ULPI_EXT_VBUS_DRV   (1ULL << 20)

◆ DWC2_GUSBCFG_ULPI_EXT_VBUS_DRV_OFFSET

#define DWC2_GUSBCFG_ULPI_EXT_VBUS_DRV_OFFSET   20ULL

◆ DWC2_GUSBCFG_ULPI_FSLS

#define DWC2_GUSBCFG_ULPI_FSLS   (1ULL << 17)

◆ DWC2_GUSBCFG_ULPI_FSLS_OFFSET

#define DWC2_GUSBCFG_ULPI_FSLS_OFFSET   17ULL

◆ DWC2_GUSBCFG_ULPI_INT_VBUS_INDICATOR

#define DWC2_GUSBCFG_ULPI_INT_VBUS_INDICATOR   (1ULL << 21)

◆ DWC2_GUSBCFG_ULPI_INT_VBUS_INDICATOR_OFFSET

#define DWC2_GUSBCFG_ULPI_INT_VBUS_INDICATOR_OFFSET   21ULL

◆ DWC2_GUSBCFG_ULPI_UTMI_SEL

#define DWC2_GUSBCFG_ULPI_UTMI_SEL   (1ULL << 4)

◆ DWC2_GUSBCFG_ULPI_UTMI_SEL_OFFSET

#define DWC2_GUSBCFG_ULPI_UTMI_SEL_OFFSET   4ULL

◆ DWC2_GUSBCFG_USBTRDTIM_MASK

#define DWC2_GUSBCFG_USBTRDTIM_MASK   (0xF << 10)

◆ DWC2_GUSBCFG_USBTRDTIM_OFFSET

#define DWC2_GUSBCFG_USBTRDTIM_OFFSET   10ULL

◆ DWC2_HAINT_CH0

#define DWC2_HAINT_CH0   (1 << 0)

◆ DWC2_HAINT_CH0_OFFSET

#define DWC2_HAINT_CH0_OFFSET   0

◆ DWC2_HAINT_CH1

#define DWC2_HAINT_CH1   (1 << 1)

◆ DWC2_HAINT_CH10

#define DWC2_HAINT_CH10   (1 << 10)

◆ DWC2_HAINT_CH10_OFFSET

#define DWC2_HAINT_CH10_OFFSET   10

◆ DWC2_HAINT_CH11

#define DWC2_HAINT_CH11   (1 << 11)

◆ DWC2_HAINT_CH11_OFFSET

#define DWC2_HAINT_CH11_OFFSET   11

◆ DWC2_HAINT_CH12

#define DWC2_HAINT_CH12   (1 << 12)

◆ DWC2_HAINT_CH12_OFFSET

#define DWC2_HAINT_CH12_OFFSET   12

◆ DWC2_HAINT_CH13

#define DWC2_HAINT_CH13   (1 << 13)

◆ DWC2_HAINT_CH13_OFFSET

#define DWC2_HAINT_CH13_OFFSET   13

◆ DWC2_HAINT_CH14

#define DWC2_HAINT_CH14   (1 << 14)

◆ DWC2_HAINT_CH14_OFFSET

#define DWC2_HAINT_CH14_OFFSET   14

◆ DWC2_HAINT_CH15

#define DWC2_HAINT_CH15   (1 << 15)

◆ DWC2_HAINT_CH15_OFFSET

#define DWC2_HAINT_CH15_OFFSET   15

◆ DWC2_HAINT_CH1_OFFSET

#define DWC2_HAINT_CH1_OFFSET   1

◆ DWC2_HAINT_CH2

#define DWC2_HAINT_CH2   (1 << 2)

◆ DWC2_HAINT_CH2_OFFSET

#define DWC2_HAINT_CH2_OFFSET   2

◆ DWC2_HAINT_CH3

#define DWC2_HAINT_CH3   (1 << 3)

◆ DWC2_HAINT_CH3_OFFSET

#define DWC2_HAINT_CH3_OFFSET   3

◆ DWC2_HAINT_CH4

#define DWC2_HAINT_CH4   (1 << 4)

◆ DWC2_HAINT_CH4_OFFSET

#define DWC2_HAINT_CH4_OFFSET   4

◆ DWC2_HAINT_CH5

#define DWC2_HAINT_CH5   (1 << 5)

◆ DWC2_HAINT_CH5_OFFSET

#define DWC2_HAINT_CH5_OFFSET   5

◆ DWC2_HAINT_CH6

#define DWC2_HAINT_CH6   (1 << 6)

◆ DWC2_HAINT_CH6_OFFSET

#define DWC2_HAINT_CH6_OFFSET   6

◆ DWC2_HAINT_CH7

#define DWC2_HAINT_CH7   (1 << 7)

◆ DWC2_HAINT_CH7_OFFSET

#define DWC2_HAINT_CH7_OFFSET   7

◆ DWC2_HAINT_CH8

#define DWC2_HAINT_CH8   (1 << 8)

◆ DWC2_HAINT_CH8_OFFSET

#define DWC2_HAINT_CH8_OFFSET   8

◆ DWC2_HAINT_CH9

#define DWC2_HAINT_CH9   (1 << 9)

◆ DWC2_HAINT_CH9_OFFSET

#define DWC2_HAINT_CH9_OFFSET   9

◆ DWC2_HAINT_CHINT_MASK

#define DWC2_HAINT_CHINT_MASK   0xffff

◆ DWC2_HAINT_CHINT_OFFSET

#define DWC2_HAINT_CHINT_OFFSET   0

◆ DWC2_HAINTMSK_CH0

#define DWC2_HAINTMSK_CH0   (1 << 0)

◆ DWC2_HAINTMSK_CH0_OFFSET

#define DWC2_HAINTMSK_CH0_OFFSET   0

◆ DWC2_HAINTMSK_CH1

#define DWC2_HAINTMSK_CH1   (1 << 1)

◆ DWC2_HAINTMSK_CH10

#define DWC2_HAINTMSK_CH10   (1 << 10)

◆ DWC2_HAINTMSK_CH10_OFFSET

#define DWC2_HAINTMSK_CH10_OFFSET   10

◆ DWC2_HAINTMSK_CH11

#define DWC2_HAINTMSK_CH11   (1 << 11)

◆ DWC2_HAINTMSK_CH11_OFFSET

#define DWC2_HAINTMSK_CH11_OFFSET   11

◆ DWC2_HAINTMSK_CH12

#define DWC2_HAINTMSK_CH12   (1 << 12)

◆ DWC2_HAINTMSK_CH12_OFFSET

#define DWC2_HAINTMSK_CH12_OFFSET   12

◆ DWC2_HAINTMSK_CH13

#define DWC2_HAINTMSK_CH13   (1 << 13)

◆ DWC2_HAINTMSK_CH13_OFFSET

#define DWC2_HAINTMSK_CH13_OFFSET   13

◆ DWC2_HAINTMSK_CH14

#define DWC2_HAINTMSK_CH14   (1 << 14)

◆ DWC2_HAINTMSK_CH14_OFFSET

#define DWC2_HAINTMSK_CH14_OFFSET   14

◆ DWC2_HAINTMSK_CH15

#define DWC2_HAINTMSK_CH15   (1 << 15)

◆ DWC2_HAINTMSK_CH15_OFFSET

#define DWC2_HAINTMSK_CH15_OFFSET   15

◆ DWC2_HAINTMSK_CH1_OFFSET

#define DWC2_HAINTMSK_CH1_OFFSET   1

◆ DWC2_HAINTMSK_CH2

#define DWC2_HAINTMSK_CH2   (1 << 2)

◆ DWC2_HAINTMSK_CH2_OFFSET

#define DWC2_HAINTMSK_CH2_OFFSET   2

◆ DWC2_HAINTMSK_CH3

#define DWC2_HAINTMSK_CH3   (1 << 3)

◆ DWC2_HAINTMSK_CH3_OFFSET

#define DWC2_HAINTMSK_CH3_OFFSET   3

◆ DWC2_HAINTMSK_CH4

#define DWC2_HAINTMSK_CH4   (1 << 4)

◆ DWC2_HAINTMSK_CH4_OFFSET

#define DWC2_HAINTMSK_CH4_OFFSET   4

◆ DWC2_HAINTMSK_CH5

#define DWC2_HAINTMSK_CH5   (1 << 5)

◆ DWC2_HAINTMSK_CH5_OFFSET

#define DWC2_HAINTMSK_CH5_OFFSET   5

◆ DWC2_HAINTMSK_CH6

#define DWC2_HAINTMSK_CH6   (1 << 6)

◆ DWC2_HAINTMSK_CH6_OFFSET

#define DWC2_HAINTMSK_CH6_OFFSET   6

◆ DWC2_HAINTMSK_CH7

#define DWC2_HAINTMSK_CH7   (1 << 7)

◆ DWC2_HAINTMSK_CH7_OFFSET

#define DWC2_HAINTMSK_CH7_OFFSET   7

◆ DWC2_HAINTMSK_CH8

#define DWC2_HAINTMSK_CH8   (1 << 8)

◆ DWC2_HAINTMSK_CH8_OFFSET

#define DWC2_HAINTMSK_CH8_OFFSET   8

◆ DWC2_HAINTMSK_CH9

#define DWC2_HAINTMSK_CH9   (1 << 9)

◆ DWC2_HAINTMSK_CH9_OFFSET

#define DWC2_HAINTMSK_CH9_OFFSET   9

◆ DWC2_HAINTMSK_CHINT_MASK

#define DWC2_HAINTMSK_CHINT_MASK   0xffff

◆ DWC2_HAINTMSK_CHINT_OFFSET

#define DWC2_HAINTMSK_CHINT_OFFSET   0

◆ DWC2_HCCHAR_CHDIS

#define DWC2_HCCHAR_CHDIS   (1 << 30)

◆ DWC2_HCCHAR_CHDIS_OFFSET

#define DWC2_HCCHAR_CHDIS_OFFSET   30

◆ DWC2_HCCHAR_CHEN

#define DWC2_HCCHAR_CHEN   (1 << 31)

◆ DWC2_HCCHAR_CHEN_OFFSET

#define DWC2_HCCHAR_CHEN_OFFSET   31

◆ DWC2_HCCHAR_DEVADDR_MASK

#define DWC2_HCCHAR_DEVADDR_MASK   (0x7F << 22)

◆ DWC2_HCCHAR_DEVADDR_OFFSET

#define DWC2_HCCHAR_DEVADDR_OFFSET   22

◆ DWC2_HCCHAR_EPDIR

#define DWC2_HCCHAR_EPDIR   (1 << 15)

◆ DWC2_HCCHAR_EPDIR_OFFSET

#define DWC2_HCCHAR_EPDIR_OFFSET   15

◆ DWC2_HCCHAR_EPNUM_MASK

#define DWC2_HCCHAR_EPNUM_MASK   (0xF << 11)

◆ DWC2_HCCHAR_EPNUM_OFFSET

#define DWC2_HCCHAR_EPNUM_OFFSET   11

◆ DWC2_HCCHAR_EPTYPE_BULK

#define DWC2_HCCHAR_EPTYPE_BULK   2

◆ DWC2_HCCHAR_EPTYPE_CONTROL

#define DWC2_HCCHAR_EPTYPE_CONTROL   0

◆ DWC2_HCCHAR_EPTYPE_INTR

#define DWC2_HCCHAR_EPTYPE_INTR   3

◆ DWC2_HCCHAR_EPTYPE_ISOC

#define DWC2_HCCHAR_EPTYPE_ISOC   1

◆ DWC2_HCCHAR_EPTYPE_MASK

#define DWC2_HCCHAR_EPTYPE_MASK   (0x3 << 18)

◆ DWC2_HCCHAR_EPTYPE_OFFSET

#define DWC2_HCCHAR_EPTYPE_OFFSET   18

◆ DWC2_HCCHAR_LSPDDEV

#define DWC2_HCCHAR_LSPDDEV   (1 << 17)

◆ DWC2_HCCHAR_LSPDDEV_OFFSET

#define DWC2_HCCHAR_LSPDDEV_OFFSET   17

◆ DWC2_HCCHAR_MPS_MASK

#define DWC2_HCCHAR_MPS_MASK   (0x7FF << 0)

◆ DWC2_HCCHAR_MPS_OFFSET

#define DWC2_HCCHAR_MPS_OFFSET   0

◆ DWC2_HCCHAR_MULTICNT_MASK

#define DWC2_HCCHAR_MULTICNT_MASK   (0x3 << 20)

◆ DWC2_HCCHAR_MULTICNT_OFFSET

#define DWC2_HCCHAR_MULTICNT_OFFSET   20

◆ DWC2_HCCHAR_ODDFRM

#define DWC2_HCCHAR_ODDFRM   (1 << 29)

◆ DWC2_HCCHAR_ODDFRM_OFFSET

#define DWC2_HCCHAR_ODDFRM_OFFSET   29

◆ DWC2_HCDMA_CTD_MASK

#define DWC2_HCDMA_CTD_MASK   (0xFF << 3)

◆ DWC2_HCDMA_CTD_OFFSET

#define DWC2_HCDMA_CTD_OFFSET   3

◆ DWC2_HCDMA_DMA_ADDR_MASK

#define DWC2_HCDMA_DMA_ADDR_MASK   (0x1FFFFF << 11)

◆ DWC2_HCDMA_DMA_ADDR_OFFSET

#define DWC2_HCDMA_DMA_ADDR_OFFSET   11

◆ DWC2_HCFG_DESCDMA

#define DWC2_HCFG_DESCDMA   (1 << 23)

◆ DWC2_HCFG_DESCDMA_OFFSET

#define DWC2_HCFG_DESCDMA_OFFSET   23

◆ DWC2_HCFG_FRLISTEN_MASK

#define DWC2_HCFG_FRLISTEN_MASK   (0x3 << 24)

◆ DWC2_HCFG_FRLISTEN_OFFSET

#define DWC2_HCFG_FRLISTEN_OFFSET   24

◆ DWC2_HCFG_FSLSPCLKSEL_30_60_MHZ

#define DWC2_HCFG_FSLSPCLKSEL_30_60_MHZ   0

◆ DWC2_HCFG_FSLSPCLKSEL_48_MHZ

#define DWC2_HCFG_FSLSPCLKSEL_48_MHZ   1

◆ DWC2_HCFG_FSLSPCLKSEL_6_MHZ

#define DWC2_HCFG_FSLSPCLKSEL_6_MHZ   2

◆ DWC2_HCFG_FSLSPCLKSEL_MASK

#define DWC2_HCFG_FSLSPCLKSEL_MASK   (0x3 << 0)

◆ DWC2_HCFG_FSLSPCLKSEL_OFFSET

#define DWC2_HCFG_FSLSPCLKSEL_OFFSET   0

◆ DWC2_HCFG_FSLSSUPP

#define DWC2_HCFG_FSLSSUPP   (1 << 2)

◆ DWC2_HCFG_FSLSSUPP_OFFSET

#define DWC2_HCFG_FSLSSUPP_OFFSET   2

◆ DWC2_HCFG_PERSCHEDENA

#define DWC2_HCFG_PERSCHEDENA   (1 << 26)

◆ DWC2_HCFG_PERSCHEDENA_OFFSET

#define DWC2_HCFG_PERSCHEDENA_OFFSET   26

◆ DWC2_HCFG_PERSCHEDSTAT

#define DWC2_HCFG_PERSCHEDSTAT   (1 << 27)

◆ DWC2_HCFG_PERSCHEDSTAT_OFFSET

#define DWC2_HCFG_PERSCHEDSTAT_OFFSET   27

◆ DWC2_HCINT_ACK

#define DWC2_HCINT_ACK   (1 << 5)

◆ DWC2_HCINT_ACK_OFFSET

#define DWC2_HCINT_ACK_OFFSET   5

◆ DWC2_HCINT_AHBERR

#define DWC2_HCINT_AHBERR   (1 << 2)

◆ DWC2_HCINT_AHBERR_OFFSET

#define DWC2_HCINT_AHBERR_OFFSET   2

◆ DWC2_HCINT_BBLERR

#define DWC2_HCINT_BBLERR   (1 << 8)

◆ DWC2_HCINT_BBLERR_OFFSET

#define DWC2_HCINT_BBLERR_OFFSET   8

◆ DWC2_HCINT_BNA

#define DWC2_HCINT_BNA   (1 << 11)

◆ DWC2_HCINT_BNA_OFFSET

#define DWC2_HCINT_BNA_OFFSET   11

◆ DWC2_HCINT_CHHLTD

#define DWC2_HCINT_CHHLTD   (1 << 1)

◆ DWC2_HCINT_CHHLTD_OFFSET

#define DWC2_HCINT_CHHLTD_OFFSET   1

◆ DWC2_HCINT_DATATGLERR

#define DWC2_HCINT_DATATGLERR   (1 << 10)

◆ DWC2_HCINT_DATATGLERR_OFFSET

#define DWC2_HCINT_DATATGLERR_OFFSET   10

◆ DWC2_HCINT_FRM_LIST_ROLL

#define DWC2_HCINT_FRM_LIST_ROLL   (1 << 13)

◆ DWC2_HCINT_FRM_LIST_ROLL_OFFSET

#define DWC2_HCINT_FRM_LIST_ROLL_OFFSET   13

◆ DWC2_HCINT_FRMOVRUN

#define DWC2_HCINT_FRMOVRUN   (1 << 9)

◆ DWC2_HCINT_FRMOVRUN_OFFSET

#define DWC2_HCINT_FRMOVRUN_OFFSET   9

◆ DWC2_HCINT_NAK

#define DWC2_HCINT_NAK   (1 << 4)

◆ DWC2_HCINT_NAK_OFFSET

#define DWC2_HCINT_NAK_OFFSET   4

◆ DWC2_HCINT_NYET

#define DWC2_HCINT_NYET   (1 << 6)

◆ DWC2_HCINT_NYET_OFFSET

#define DWC2_HCINT_NYET_OFFSET   6

◆ DWC2_HCINT_STALL

#define DWC2_HCINT_STALL   (1 << 3)

◆ DWC2_HCINT_STALL_OFFSET

#define DWC2_HCINT_STALL_OFFSET   3

◆ DWC2_HCINT_XACTERR

#define DWC2_HCINT_XACTERR   (1 << 7)

◆ DWC2_HCINT_XACTERR_OFFSET

#define DWC2_HCINT_XACTERR_OFFSET   7

◆ DWC2_HCINT_XCS_XACT

#define DWC2_HCINT_XCS_XACT   (1 << 12)

◆ DWC2_HCINT_XCS_XACT_OFFSET

#define DWC2_HCINT_XCS_XACT_OFFSET   12

◆ DWC2_HCINT_XFERCOMP

#define DWC2_HCINT_XFERCOMP   (1 << 0)

◆ DWC2_HCINT_XFERCOMP_OFFSET

#define DWC2_HCINT_XFERCOMP_OFFSET   0

◆ DWC2_HCINTMSK_ACK

#define DWC2_HCINTMSK_ACK   (1 << 5)

◆ DWC2_HCINTMSK_ACK_OFFSET

#define DWC2_HCINTMSK_ACK_OFFSET   5

◆ DWC2_HCINTMSK_AHBERR

#define DWC2_HCINTMSK_AHBERR   (1 << 2)

◆ DWC2_HCINTMSK_AHBERR_OFFSET

#define DWC2_HCINTMSK_AHBERR_OFFSET   2

◆ DWC2_HCINTMSK_BBLERR

#define DWC2_HCINTMSK_BBLERR   (1 << 8)

◆ DWC2_HCINTMSK_BBLERR_OFFSET

#define DWC2_HCINTMSK_BBLERR_OFFSET   8

◆ DWC2_HCINTMSK_BNA

#define DWC2_HCINTMSK_BNA   (1 << 11)

◆ DWC2_HCINTMSK_BNA_OFFSET

#define DWC2_HCINTMSK_BNA_OFFSET   11

◆ DWC2_HCINTMSK_CHHLTD

#define DWC2_HCINTMSK_CHHLTD   (1 << 1)

◆ DWC2_HCINTMSK_CHHLTD_OFFSET

#define DWC2_HCINTMSK_CHHLTD_OFFSET   1

◆ DWC2_HCINTMSK_DATATGLERR

#define DWC2_HCINTMSK_DATATGLERR   (1 << 10)

◆ DWC2_HCINTMSK_DATATGLERR_OFFSET

#define DWC2_HCINTMSK_DATATGLERR_OFFSET   10

◆ DWC2_HCINTMSK_FRM_LIST_ROLL

#define DWC2_HCINTMSK_FRM_LIST_ROLL   (1 << 13)

◆ DWC2_HCINTMSK_FRM_LIST_ROLL_OFFSET

#define DWC2_HCINTMSK_FRM_LIST_ROLL_OFFSET   13

◆ DWC2_HCINTMSK_FRMOVRUN

#define DWC2_HCINTMSK_FRMOVRUN   (1 << 9)

◆ DWC2_HCINTMSK_FRMOVRUN_OFFSET

#define DWC2_HCINTMSK_FRMOVRUN_OFFSET   9

◆ DWC2_HCINTMSK_NAK

#define DWC2_HCINTMSK_NAK   (1 << 4)

◆ DWC2_HCINTMSK_NAK_OFFSET

#define DWC2_HCINTMSK_NAK_OFFSET   4

◆ DWC2_HCINTMSK_NYET

#define DWC2_HCINTMSK_NYET   (1 << 6)

◆ DWC2_HCINTMSK_NYET_OFFSET

#define DWC2_HCINTMSK_NYET_OFFSET   6

◆ DWC2_HCINTMSK_STALL

#define DWC2_HCINTMSK_STALL   (1 << 3)

◆ DWC2_HCINTMSK_STALL_OFFSET

#define DWC2_HCINTMSK_STALL_OFFSET   3

◆ DWC2_HCINTMSK_XACTERR

#define DWC2_HCINTMSK_XACTERR   (1 << 7)

◆ DWC2_HCINTMSK_XACTERR_OFFSET

#define DWC2_HCINTMSK_XACTERR_OFFSET   7

◆ DWC2_HCINTMSK_XCS_XACT

#define DWC2_HCINTMSK_XCS_XACT   (1 << 12)

◆ DWC2_HCINTMSK_XCS_XACT_OFFSET

#define DWC2_HCINTMSK_XCS_XACT_OFFSET   12

◆ DWC2_HCINTMSK_XFERCOMPL

#define DWC2_HCINTMSK_XFERCOMPL   (1 << 0)

◆ DWC2_HCINTMSK_XFERCOMPL_OFFSET

#define DWC2_HCINTMSK_XFERCOMPL_OFFSET   0

◆ DWC2_HCSPLT_COMPSPLT

#define DWC2_HCSPLT_COMPSPLT   (1 << 16)

◆ DWC2_HCSPLT_COMPSPLT_OFFSET

#define DWC2_HCSPLT_COMPSPLT_OFFSET   16

◆ DWC2_HCSPLT_HUBADDR_MASK

#define DWC2_HCSPLT_HUBADDR_MASK   (0x7F << 7)

◆ DWC2_HCSPLT_HUBADDR_OFFSET

#define DWC2_HCSPLT_HUBADDR_OFFSET   7

◆ DWC2_HCSPLT_PRTADDR_MASK

#define DWC2_HCSPLT_PRTADDR_MASK   (0x7F << 0)

◆ DWC2_HCSPLT_PRTADDR_OFFSET

#define DWC2_HCSPLT_PRTADDR_OFFSET   0

◆ DWC2_HCSPLT_SPLTENA

#define DWC2_HCSPLT_SPLTENA   (1 << 31)

◆ DWC2_HCSPLT_SPLTENA_OFFSET

#define DWC2_HCSPLT_SPLTENA_OFFSET   31

◆ DWC2_HCSPLT_XACTPOS_MASK

#define DWC2_HCSPLT_XACTPOS_MASK   (0x3 << 14)

◆ DWC2_HCSPLT_XACTPOS_OFFSET

#define DWC2_HCSPLT_XACTPOS_OFFSET   14

◆ DWC2_HCTSIZ_DOPNG

#define DWC2_HCTSIZ_DOPNG   (1 << 31)

◆ DWC2_HCTSIZ_DOPNG_OFFSET

#define DWC2_HCTSIZ_DOPNG_OFFSET   31

◆ DWC2_HCTSIZ_NTD_MASK

#define DWC2_HCTSIZ_NTD_MASK   (0xff << 8)

◆ DWC2_HCTSIZ_NTD_OFFSET

#define DWC2_HCTSIZ_NTD_OFFSET   8

◆ DWC2_HCTSIZ_PID_MASK

#define DWC2_HCTSIZ_PID_MASK   (0x3 << 29)

◆ DWC2_HCTSIZ_PID_OFFSET

#define DWC2_HCTSIZ_PID_OFFSET   29

◆ DWC2_HCTSIZ_PKTCNT_MASK

#define DWC2_HCTSIZ_PKTCNT_MASK   (0x3ff << 19)

◆ DWC2_HCTSIZ_PKTCNT_OFFSET

#define DWC2_HCTSIZ_PKTCNT_OFFSET   19

◆ DWC2_HCTSIZ_SCHINFO_MASK

#define DWC2_HCTSIZ_SCHINFO_MASK   0xff

◆ DWC2_HCTSIZ_SCHINFO_OFFSET

#define DWC2_HCTSIZ_SCHINFO_OFFSET   0

◆ DWC2_HCTSIZ_XFERSIZE_MASK

#define DWC2_HCTSIZ_XFERSIZE_MASK   0x7ffff

◆ DWC2_HCTSIZ_XFERSIZE_OFFSET

#define DWC2_HCTSIZ_XFERSIZE_OFFSET   0

◆ DWC2_HFIR_FRINT_MASK

#define DWC2_HFIR_FRINT_MASK   (0xFFFF << 0)

◆ DWC2_HFIR_FRINT_OFFSET

#define DWC2_HFIR_FRINT_OFFSET   0

◆ DWC2_HFNUM_FRNUM_MASK

#define DWC2_HFNUM_FRNUM_MASK   (0xFFFF << 0)

◆ DWC2_HFNUM_FRNUM_OFFSET

#define DWC2_HFNUM_FRNUM_OFFSET   0

◆ DWC2_HFNUM_FRREM_MASK

#define DWC2_HFNUM_FRREM_MASK   (0xFFFF << 16)

◆ DWC2_HFNUM_FRREM_OFFSET

#define DWC2_HFNUM_FRREM_OFFSET   16

◆ DWC2_HFNUM_MAX_FRNUM

#define DWC2_HFNUM_MAX_FRNUM   0x3FFF

◆ DWC2_HPRT0_PRTCONNDET

#define DWC2_HPRT0_PRTCONNDET   (1 << 1)

◆ DWC2_HPRT0_PRTCONNDET_OFFSET

#define DWC2_HPRT0_PRTCONNDET_OFFSET   1

◆ DWC2_HPRT0_PRTCONNSTS

#define DWC2_HPRT0_PRTCONNSTS   (1 << 0)

◆ DWC2_HPRT0_PRTCONNSTS_OFFSET

#define DWC2_HPRT0_PRTCONNSTS_OFFSET   0

◆ DWC2_HPRT0_PRTENA

#define DWC2_HPRT0_PRTENA   (1 << 2)

◆ DWC2_HPRT0_PRTENA_OFFSET

#define DWC2_HPRT0_PRTENA_OFFSET   2

◆ DWC2_HPRT0_PRTENCHNG

#define DWC2_HPRT0_PRTENCHNG   (1 << 3)

◆ DWC2_HPRT0_PRTENCHNG_OFFSET

#define DWC2_HPRT0_PRTENCHNG_OFFSET   3

◆ DWC2_HPRT0_PRTLNSTS_MASK

#define DWC2_HPRT0_PRTLNSTS_MASK   (0x3 << 10)

◆ DWC2_HPRT0_PRTLNSTS_OFFSET

#define DWC2_HPRT0_PRTLNSTS_OFFSET   10

◆ DWC2_HPRT0_PRTOVRCURRACT

#define DWC2_HPRT0_PRTOVRCURRACT   (1 << 4)

◆ DWC2_HPRT0_PRTOVRCURRACT_OFFSET

#define DWC2_HPRT0_PRTOVRCURRACT_OFFSET   4

◆ DWC2_HPRT0_PRTOVRCURRCHNG

#define DWC2_HPRT0_PRTOVRCURRCHNG   (1 << 5)

◆ DWC2_HPRT0_PRTOVRCURRCHNG_OFFSET

#define DWC2_HPRT0_PRTOVRCURRCHNG_OFFSET   5

◆ DWC2_HPRT0_PRTPWR

#define DWC2_HPRT0_PRTPWR   (1 << 12)

◆ DWC2_HPRT0_PRTPWR_OFFSET

#define DWC2_HPRT0_PRTPWR_OFFSET   12

◆ DWC2_HPRT0_PRTRES

#define DWC2_HPRT0_PRTRES   (1 << 6)

◆ DWC2_HPRT0_PRTRES_OFFSET

#define DWC2_HPRT0_PRTRES_OFFSET   6

◆ DWC2_HPRT0_PRTRST

#define DWC2_HPRT0_PRTRST   (1 << 8)

◆ DWC2_HPRT0_PRTRST_OFFSET

#define DWC2_HPRT0_PRTRST_OFFSET   8

◆ DWC2_HPRT0_PRTSPD_FULL

#define DWC2_HPRT0_PRTSPD_FULL   (1 << 17)

◆ DWC2_HPRT0_PRTSPD_HIGH

#define DWC2_HPRT0_PRTSPD_HIGH   (0 << 17)

◆ DWC2_HPRT0_PRTSPD_LOW

#define DWC2_HPRT0_PRTSPD_LOW   (2 << 17)

◆ DWC2_HPRT0_PRTSPD_MASK

#define DWC2_HPRT0_PRTSPD_MASK   (0x3 << 17)

◆ DWC2_HPRT0_PRTSPD_OFFSET

#define DWC2_HPRT0_PRTSPD_OFFSET   17

◆ DWC2_HPRT0_PRTSUSP

#define DWC2_HPRT0_PRTSUSP   (1 << 7)

◆ DWC2_HPRT0_PRTSUSP_OFFSET

#define DWC2_HPRT0_PRTSUSP_OFFSET   7

◆ DWC2_HPRT0_PRTTSTCTL_MASK

#define DWC2_HPRT0_PRTTSTCTL_MASK   (0xF << 13)

◆ DWC2_HPRT0_PRTTSTCTL_OFFSET

#define DWC2_HPRT0_PRTTSTCTL_OFFSET   13

◆ DWC2_HPRT0_W1C_MASK

#define DWC2_HPRT0_W1C_MASK
Value:
(DWC2_HPRT0_PRTCONNDET | \
DWC2_HPRT0_PRTENA | \
DWC2_HPRT0_PRTENCHNG | \
DWC2_HPRT0_PRTOVRCURRCHNG)
DWC2_HPRT0_PRTENA
#define DWC2_HPRT0_PRTENA
Definition dwc2_reg.h:549
DWC2_HPRT0_PRTOVRCURRCHNG
#define DWC2_HPRT0_PRTOVRCURRCHNG
Definition dwc2_reg.h:555
DWC2_HPRT0_PRTENCHNG
#define DWC2_HPRT0_PRTENCHNG
Definition dwc2_reg.h:551
DWC2_HPRT0_PRTCONNDET
#define DWC2_HPRT0_PRTCONNDET
Definition dwc2_reg.h:547

◆ DWC2_HPTXSTS_PTXFSPCAVAIL_MASK

#define DWC2_HPTXSTS_PTXFSPCAVAIL_MASK   (0xFFFF << 0)

◆ DWC2_HPTXSTS_PTXFSPCAVAIL_OFFSET

#define DWC2_HPTXSTS_PTXFSPCAVAIL_OFFSET   0

◆ DWC2_HPTXSTS_PTXQSPCAVAIL_MASK

#define DWC2_HPTXSTS_PTXQSPCAVAIL_MASK   (0xFF << 16)

◆ DWC2_HPTXSTS_PTXQSPCAVAIL_OFFSET

#define DWC2_HPTXSTS_PTXQSPCAVAIL_OFFSET   16

◆ DWC2_HPTXSTS_PTXQTOP_CHNUM_MASK

#define DWC2_HPTXSTS_PTXQTOP_CHNUM_MASK   (0xF << 27)

◆ DWC2_HPTXSTS_PTXQTOP_CHNUM_OFFSET

#define DWC2_HPTXSTS_PTXQTOP_CHNUM_OFFSET   27

◆ DWC2_HPTXSTS_PTXQTOP_ODD

#define DWC2_HPTXSTS_PTXQTOP_ODD   (1 << 31)

◆ DWC2_HPTXSTS_PTXQTOP_ODD_OFFSET

#define DWC2_HPTXSTS_PTXQTOP_ODD_OFFSET   31

◆ DWC2_HPTXSTS_PTXQTOP_TERMINATE

#define DWC2_HPTXSTS_PTXQTOP_TERMINATE   (1 << 24)

◆ DWC2_HPTXSTS_PTXQTOP_TERMINATE_OFFSET

#define DWC2_HPTXSTS_PTXQTOP_TERMINATE_OFFSET   24

◆ DWC2_HPTXSTS_PTXQTOP_TOKEN_MASK

#define DWC2_HPTXSTS_PTXQTOP_TOKEN_MASK   (0x3 << 25)

◆ DWC2_HPTXSTS_PTXQTOP_TOKEN_OFFSET

#define DWC2_HPTXSTS_PTXQTOP_TOKEN_OFFSET   25

◆ DWC2_HWCFG1_EP_DIR0_MASK

#define DWC2_HWCFG1_EP_DIR0_MASK   (0x3 << 0)

◆ DWC2_HWCFG1_EP_DIR0_OFFSET

#define DWC2_HWCFG1_EP_DIR0_OFFSET   0

◆ DWC2_HWCFG1_EP_DIR10_MASK

#define DWC2_HWCFG1_EP_DIR10_MASK   (0x3 << 20)

◆ DWC2_HWCFG1_EP_DIR10_OFFSET

#define DWC2_HWCFG1_EP_DIR10_OFFSET   20

◆ DWC2_HWCFG1_EP_DIR11_MASK

#define DWC2_HWCFG1_EP_DIR11_MASK   (0x3 << 22)

◆ DWC2_HWCFG1_EP_DIR11_OFFSET

#define DWC2_HWCFG1_EP_DIR11_OFFSET   22

◆ DWC2_HWCFG1_EP_DIR12_MASK

#define DWC2_HWCFG1_EP_DIR12_MASK   (0x3 << 24)

◆ DWC2_HWCFG1_EP_DIR12_OFFSET

#define DWC2_HWCFG1_EP_DIR12_OFFSET   24

◆ DWC2_HWCFG1_EP_DIR13_MASK

#define DWC2_HWCFG1_EP_DIR13_MASK   (0x3 << 26)

◆ DWC2_HWCFG1_EP_DIR13_OFFSET

#define DWC2_HWCFG1_EP_DIR13_OFFSET   26

◆ DWC2_HWCFG1_EP_DIR14_MASK

#define DWC2_HWCFG1_EP_DIR14_MASK   (0x3 << 28)

◆ DWC2_HWCFG1_EP_DIR14_OFFSET

#define DWC2_HWCFG1_EP_DIR14_OFFSET   28

◆ DWC2_HWCFG1_EP_DIR15_MASK

#define DWC2_HWCFG1_EP_DIR15_MASK   (0x3 << 30)

◆ DWC2_HWCFG1_EP_DIR15_OFFSET

#define DWC2_HWCFG1_EP_DIR15_OFFSET   30

◆ DWC2_HWCFG1_EP_DIR1_MASK

#define DWC2_HWCFG1_EP_DIR1_MASK   (0x3 << 2)

◆ DWC2_HWCFG1_EP_DIR1_OFFSET

#define DWC2_HWCFG1_EP_DIR1_OFFSET   2

◆ DWC2_HWCFG1_EP_DIR2_MASK

#define DWC2_HWCFG1_EP_DIR2_MASK   (0x3 << 4)

◆ DWC2_HWCFG1_EP_DIR2_OFFSET

#define DWC2_HWCFG1_EP_DIR2_OFFSET   4

◆ DWC2_HWCFG1_EP_DIR3_MASK

#define DWC2_HWCFG1_EP_DIR3_MASK   (0x3 << 6)

◆ DWC2_HWCFG1_EP_DIR3_OFFSET

#define DWC2_HWCFG1_EP_DIR3_OFFSET   6

◆ DWC2_HWCFG1_EP_DIR4_MASK

#define DWC2_HWCFG1_EP_DIR4_MASK   (0x3 << 8)

◆ DWC2_HWCFG1_EP_DIR4_OFFSET

#define DWC2_HWCFG1_EP_DIR4_OFFSET   8

◆ DWC2_HWCFG1_EP_DIR5_MASK

#define DWC2_HWCFG1_EP_DIR5_MASK   (0x3 << 10)

◆ DWC2_HWCFG1_EP_DIR5_OFFSET

#define DWC2_HWCFG1_EP_DIR5_OFFSET   10

◆ DWC2_HWCFG1_EP_DIR6_MASK

#define DWC2_HWCFG1_EP_DIR6_MASK   (0x3 << 12)

◆ DWC2_HWCFG1_EP_DIR6_OFFSET

#define DWC2_HWCFG1_EP_DIR6_OFFSET   12

◆ DWC2_HWCFG1_EP_DIR7_MASK

#define DWC2_HWCFG1_EP_DIR7_MASK   (0x3 << 14)

◆ DWC2_HWCFG1_EP_DIR7_OFFSET

#define DWC2_HWCFG1_EP_DIR7_OFFSET   14

◆ DWC2_HWCFG1_EP_DIR8_MASK

#define DWC2_HWCFG1_EP_DIR8_MASK   (0x3 << 16)

◆ DWC2_HWCFG1_EP_DIR8_OFFSET

#define DWC2_HWCFG1_EP_DIR8_OFFSET   16

◆ DWC2_HWCFG1_EP_DIR9_MASK

#define DWC2_HWCFG1_EP_DIR9_MASK   (0x3 << 18)

◆ DWC2_HWCFG1_EP_DIR9_OFFSET

#define DWC2_HWCFG1_EP_DIR9_OFFSET   18

◆ DWC2_HWCFG2_ARCHITECTURE_EXT_DMA

#define DWC2_HWCFG2_ARCHITECTURE_EXT_DMA   (0x1 << 3)

◆ DWC2_HWCFG2_ARCHITECTURE_INT_DMA

#define DWC2_HWCFG2_ARCHITECTURE_INT_DMA   (0x2 << 3)

◆ DWC2_HWCFG2_ARCHITECTURE_MASK

#define DWC2_HWCFG2_ARCHITECTURE_MASK   (0x3 << 3)

◆ DWC2_HWCFG2_ARCHITECTURE_OFFSET

#define DWC2_HWCFG2_ARCHITECTURE_OFFSET   3

◆ DWC2_HWCFG2_ARCHITECTURE_SLAVE_ONLY

#define DWC2_HWCFG2_ARCHITECTURE_SLAVE_ONLY   (0x0 << 3)

◆ DWC2_HWCFG2_DEV_TOKEN_Q_DEPTH_MASK

#define DWC2_HWCFG2_DEV_TOKEN_Q_DEPTH_MASK   (0x1F << 26)

◆ DWC2_HWCFG2_DEV_TOKEN_Q_DEPTH_OFFSET

#define DWC2_HWCFG2_DEV_TOKEN_Q_DEPTH_OFFSET   26

◆ DWC2_HWCFG2_DYNAMIC_FIFO

#define DWC2_HWCFG2_DYNAMIC_FIFO   (1 << 19)

◆ DWC2_HWCFG2_DYNAMIC_FIFO_OFFSET

#define DWC2_HWCFG2_DYNAMIC_FIFO_OFFSET   19

◆ DWC2_HWCFG2_FS_PHY_TYPE_MASK

#define DWC2_HWCFG2_FS_PHY_TYPE_MASK   (0x3 << 8)

◆ DWC2_HWCFG2_FS_PHY_TYPE_OFFSET

#define DWC2_HWCFG2_FS_PHY_TYPE_OFFSET   8

◆ DWC2_HWCFG2_HOST_PERIO_TX_Q_DEPTH_MASK

#define DWC2_HWCFG2_HOST_PERIO_TX_Q_DEPTH_MASK   (0x3 << 24)

◆ DWC2_HWCFG2_HOST_PERIO_TX_Q_DEPTH_OFFSET

#define DWC2_HWCFG2_HOST_PERIO_TX_Q_DEPTH_OFFSET   24

◆ DWC2_HWCFG2_HS_PHY_TYPE_MASK

#define DWC2_HWCFG2_HS_PHY_TYPE_MASK   (0x3 << 6)

◆ DWC2_HWCFG2_HS_PHY_TYPE_OFFSET

#define DWC2_HWCFG2_HS_PHY_TYPE_OFFSET   6

◆ DWC2_HWCFG2_MULTI_PROC_INT

#define DWC2_HWCFG2_MULTI_PROC_INT   (1 << 20)

◆ DWC2_HWCFG2_MULTI_PROC_INT_OFFSET

#define DWC2_HWCFG2_MULTI_PROC_INT_OFFSET   20

◆ DWC2_HWCFG2_NONPERIO_TX_Q_DEPTH_MASK

#define DWC2_HWCFG2_NONPERIO_TX_Q_DEPTH_MASK   (0x3 << 22)

◆ DWC2_HWCFG2_NONPERIO_TX_Q_DEPTH_OFFSET

#define DWC2_HWCFG2_NONPERIO_TX_Q_DEPTH_OFFSET   22

◆ DWC2_HWCFG2_NUM_DEV_EP_MASK

#define DWC2_HWCFG2_NUM_DEV_EP_MASK   (0xF << 10)

◆ DWC2_HWCFG2_NUM_DEV_EP_OFFSET

#define DWC2_HWCFG2_NUM_DEV_EP_OFFSET   10

◆ DWC2_HWCFG2_NUM_HOST_CHAN_MASK

#define DWC2_HWCFG2_NUM_HOST_CHAN_MASK   (0xF << 14)

◆ DWC2_HWCFG2_NUM_HOST_CHAN_OFFSET

#define DWC2_HWCFG2_NUM_HOST_CHAN_OFFSET   14

◆ DWC2_HWCFG2_OP_MODE_MASK

#define DWC2_HWCFG2_OP_MODE_MASK   (0x7 << 0)

◆ DWC2_HWCFG2_OP_MODE_OFFSET

#define DWC2_HWCFG2_OP_MODE_OFFSET   0

◆ DWC2_HWCFG2_PERIO_EP_SUPPORTED

#define DWC2_HWCFG2_PERIO_EP_SUPPORTED   (1 << 18)

◆ DWC2_HWCFG2_PERIO_EP_SUPPORTED_OFFSET

#define DWC2_HWCFG2_PERIO_EP_SUPPORTED_OFFSET   18

◆ DWC2_HWCFG2_POINT2POINT

#define DWC2_HWCFG2_POINT2POINT   (1 << 5)

◆ DWC2_HWCFG2_POINT2POINT_OFFSET

#define DWC2_HWCFG2_POINT2POINT_OFFSET   5

◆ DWC2_HWCFG3_DFIFO_DEPTH_MASK

#define DWC2_HWCFG3_DFIFO_DEPTH_MASK   (0xFFFF << 16)

◆ DWC2_HWCFG3_DFIFO_DEPTH_OFFSET

#define DWC2_HWCFG3_DFIFO_DEPTH_OFFSET   16

◆ DWC2_HWCFG3_I2C

#define DWC2_HWCFG3_I2C   (1 << 8)

◆ DWC2_HWCFG3_I2C_OFFSET

#define DWC2_HWCFG3_I2C_OFFSET   8

◆ DWC2_HWCFG3_OPTIONAL_FEATURES

#define DWC2_HWCFG3_OPTIONAL_FEATURES   (1 << 10)

◆ DWC2_HWCFG3_OPTIONAL_FEATURES_OFFSET

#define DWC2_HWCFG3_OPTIONAL_FEATURES_OFFSET   10

◆ DWC2_HWCFG3_OTG_ENABLE_HSIC

#define DWC2_HWCFG3_OTG_ENABLE_HSIC   (1 << 13)

◆ DWC2_HWCFG3_OTG_ENABLE_HSIC_OFFSET

#define DWC2_HWCFG3_OTG_ENABLE_HSIC_OFFSET   13

◆ DWC2_HWCFG3_OTG_ENABLE_IC_USB

#define DWC2_HWCFG3_OTG_ENABLE_IC_USB   (1 << 12)

◆ DWC2_HWCFG3_OTG_ENABLE_IC_USB_OFFSET

#define DWC2_HWCFG3_OTG_ENABLE_IC_USB_OFFSET   12

◆ DWC2_HWCFG3_OTG_FUNC

#define DWC2_HWCFG3_OTG_FUNC   (1 << 7)

◆ DWC2_HWCFG3_OTG_FUNC_OFFSET

#define DWC2_HWCFG3_OTG_FUNC_OFFSET   7

◆ DWC2_HWCFG3_OTG_LPM_EN

#define DWC2_HWCFG3_OTG_LPM_EN   (1 << 15)

◆ DWC2_HWCFG3_OTG_LPM_EN_OFFSET

#define DWC2_HWCFG3_OTG_LPM_EN_OFFSET   15

◆ DWC2_HWCFG3_PACKET_SIZE_CNTR_WIDTH_MASK

#define DWC2_HWCFG3_PACKET_SIZE_CNTR_WIDTH_MASK   (0x7 << 4)

◆ DWC2_HWCFG3_PACKET_SIZE_CNTR_WIDTH_OFFSET

#define DWC2_HWCFG3_PACKET_SIZE_CNTR_WIDTH_OFFSET   4

◆ DWC2_HWCFG3_SYNCH_RESET_TYPE

#define DWC2_HWCFG3_SYNCH_RESET_TYPE   (1 << 11)

◆ DWC2_HWCFG3_SYNCH_RESET_TYPE_OFFSET

#define DWC2_HWCFG3_SYNCH_RESET_TYPE_OFFSET   11

◆ DWC2_HWCFG3_VENDOR_CTRL_IF

#define DWC2_HWCFG3_VENDOR_CTRL_IF   (1 << 9)

◆ DWC2_HWCFG3_VENDOR_CTRL_IF_OFFSET

#define DWC2_HWCFG3_VENDOR_CTRL_IF_OFFSET   9

◆ DWC2_HWCFG3_XFER_SIZE_CNTR_WIDTH_MASK

#define DWC2_HWCFG3_XFER_SIZE_CNTR_WIDTH_MASK   (0xF << 0)

◆ DWC2_HWCFG3_XFER_SIZE_CNTR_WIDTH_OFFSET

#define DWC2_HWCFG3_XFER_SIZE_CNTR_WIDTH_OFFSET   0

◆ DWC2_HWCFG4_A_VALID_FILT_EN

#define DWC2_HWCFG4_A_VALID_FILT_EN   (1 << 22)

◆ DWC2_HWCFG4_A_VALID_FILT_EN_OFFSET

#define DWC2_HWCFG4_A_VALID_FILT_EN_OFFSET   22

◆ DWC2_HWCFG4_B_VALID_FILT_EN

#define DWC2_HWCFG4_B_VALID_FILT_EN   (1 << 23)

◆ DWC2_HWCFG4_B_VALID_FILT_EN_OFFSET

#define DWC2_HWCFG4_B_VALID_FILT_EN_OFFSET   23

◆ DWC2_HWCFG4_DED_FIFO_EN

#define DWC2_HWCFG4_DED_FIFO_EN   (1 << 25)

◆ DWC2_HWCFG4_DED_FIFO_EN_OFFSET

#define DWC2_HWCFG4_DED_FIFO_EN_OFFSET   25

◆ DWC2_HWCFG4_DESC_DMA

#define DWC2_HWCFG4_DESC_DMA   (1 << 30)

◆ DWC2_HWCFG4_DESC_DMA_DYN

#define DWC2_HWCFG4_DESC_DMA_DYN   (1 << 31)

◆ DWC2_HWCFG4_DESC_DMA_DYN_OFFSET

#define DWC2_HWCFG4_DESC_DMA_DYN_OFFSET   31

◆ DWC2_HWCFG4_DESC_DMA_OFFSET

#define DWC2_HWCFG4_DESC_DMA_OFFSET   30

◆ DWC2_HWCFG4_IDDIG_FILT_EN

#define DWC2_HWCFG4_IDDIG_FILT_EN   (1 << 20)

◆ DWC2_HWCFG4_IDDIG_FILT_EN_OFFSET

#define DWC2_HWCFG4_IDDIG_FILT_EN_OFFSET   20

◆ DWC2_HWCFG4_MIN_AHB_FREQ_MASK

#define DWC2_HWCFG4_MIN_AHB_FREQ_MASK   (0x1FF << 5)

◆ DWC2_HWCFG4_MIN_AHB_FREQ_OFFSET

#define DWC2_HWCFG4_MIN_AHB_FREQ_OFFSET   5

◆ DWC2_HWCFG4_NUM_DEV_MODE_CTRL_EP_MASK

#define DWC2_HWCFG4_NUM_DEV_MODE_CTRL_EP_MASK   (0xF << 16)

◆ DWC2_HWCFG4_NUM_DEV_MODE_CTRL_EP_OFFSET

#define DWC2_HWCFG4_NUM_DEV_MODE_CTRL_EP_OFFSET   16

◆ DWC2_HWCFG4_NUM_DEV_PERIO_IN_EP_MASK

#define DWC2_HWCFG4_NUM_DEV_PERIO_IN_EP_MASK   (0xF << 0)

◆ DWC2_HWCFG4_NUM_DEV_PERIO_IN_EP_OFFSET

#define DWC2_HWCFG4_NUM_DEV_PERIO_IN_EP_OFFSET   0

◆ DWC2_HWCFG4_NUM_IN_EPS_MASK

#define DWC2_HWCFG4_NUM_IN_EPS_MASK   (0xF << 26)

◆ DWC2_HWCFG4_NUM_IN_EPS_OFFSET

#define DWC2_HWCFG4_NUM_IN_EPS_OFFSET   26

◆ DWC2_HWCFG4_POWER_OPTIMIZ

#define DWC2_HWCFG4_POWER_OPTIMIZ   (1 << 4)

◆ DWC2_HWCFG4_POWER_OPTIMIZ_OFFSET

#define DWC2_HWCFG4_POWER_OPTIMIZ_OFFSET   4

◆ DWC2_HWCFG4_SESSION_END_FILT_EN

#define DWC2_HWCFG4_SESSION_END_FILT_EN   (1 << 24)

◆ DWC2_HWCFG4_SESSION_END_FILT_EN_OFFSET

#define DWC2_HWCFG4_SESSION_END_FILT_EN_OFFSET   24

◆ DWC2_HWCFG4_UTMI_PHY_DATA_WIDTH_MASK

#define DWC2_HWCFG4_UTMI_PHY_DATA_WIDTH_MASK   (0x3 << 14)

◆ DWC2_HWCFG4_UTMI_PHY_DATA_WIDTH_OFFSET

#define DWC2_HWCFG4_UTMI_PHY_DATA_WIDTH_OFFSET   14

◆ DWC2_HWCFG4_VBUS_VALID_FILT_EN

#define DWC2_HWCFG4_VBUS_VALID_FILT_EN   (1 << 21)

◆ DWC2_HWCFG4_VBUS_VALID_FILT_EN_OFFSET

#define DWC2_HWCFG4_VBUS_VALID_FILT_EN_OFFSET   21

◆ DWC2_PCGCCTL_DEEP_SLEEP

#define DWC2_PCGCCTL_DEEP_SLEEP   (1 << 7)

◆ DWC2_PCGCCTL_DEEP_SLEEP_OFFSET

#define DWC2_PCGCCTL_DEEP_SLEEP_OFFSET   7

◆ DWC2_PCGCCTL_ENBL_SLEEP_GATING

#define DWC2_PCGCCTL_ENBL_SLEEP_GATING   (1 << 5)

◆ DWC2_PCGCCTL_ENBL_SLEEP_GATING_OFFSET

#define DWC2_PCGCCTL_ENBL_SLEEP_GATING_OFFSET   5

◆ DWC2_PCGCCTL_GATEHCLK

#define DWC2_PCGCCTL_GATEHCLK   (1 << 1)

◆ DWC2_PCGCCTL_GATEHCLK_OFFSET

#define DWC2_PCGCCTL_GATEHCLK_OFFSET   1

◆ DWC2_PCGCCTL_PHY_IN_SLEEP

#define DWC2_PCGCCTL_PHY_IN_SLEEP   (1 << 6)

◆ DWC2_PCGCCTL_PHY_IN_SLEEP_OFFSET

#define DWC2_PCGCCTL_PHY_IN_SLEEP_OFFSET   6

◆ DWC2_PCGCCTL_PHYSUSPENDED

#define DWC2_PCGCCTL_PHYSUSPENDED   (1 << 4)

◆ DWC2_PCGCCTL_PHYSUSPENDED_OFFSET

#define DWC2_PCGCCTL_PHYSUSPENDED_OFFSET   4

◆ DWC2_PCGCCTL_PWRCLMP

#define DWC2_PCGCCTL_PWRCLMP   (1 << 2)

◆ DWC2_PCGCCTL_PWRCLMP_OFFSET

#define DWC2_PCGCCTL_PWRCLMP_OFFSET   2

◆ DWC2_PCGCCTL_RSTPDWNMODULE

#define DWC2_PCGCCTL_RSTPDWNMODULE   (1 << 3)

◆ DWC2_PCGCCTL_RSTPDWNMODULE_OFFSET

#define DWC2_PCGCCTL_RSTPDWNMODULE_OFFSET   3

◆ DWC2_PCGCCTL_STOPPCLK

#define DWC2_PCGCCTL_STOPPCLK   (1 << 0)

◆ DWC2_PCGCCTL_STOPPCLK_OFFSET

#define DWC2_PCGCCTL_STOPPCLK_OFFSET   0

◆ DWC2_SNPSID_DEVID_MASK

#define DWC2_SNPSID_DEVID_MASK   (0xfffff << 12)

◆ DWC2_SNPSID_DEVID_OFFSET

#define DWC2_SNPSID_DEVID_OFFSET   12

◆ DWC2_SNPSID_DEVID_VER_2xx

#define DWC2_SNPSID_DEVID_VER_2xx   (0x4f542 << 12)

◆ DWC2_SNPSID_DEVID_VER_3xx

#define DWC2_SNPSID_DEVID_VER_3xx   (0x4f543 << 12)
Generated by doxygen 1.9.8